21年春西交《数字电子技术(高起专)》在线作业[答案]满分答案
西交《数字电子技术(高起专)》在线作业
试卷总分:100 得分:100
一、单选题 (共 30 道试题,共 60 分)
1.格雷码的优点是( )。
A.代码短
B.记忆方便
C.两组相邻代码之间只有一位不同
D.同时具备以上三者
正确答案:-----
2.数字电路中使用的是( )。
A.二进制
B.八进制
C.十进制
D.十六进制
正确答案:-----
正确答案:-----
3.数字系统中&＃xff0c;能自行产生矩形波的电路是( )。
A.施密特触发器
B.单稳态触发器
C.多谐振荡器
D.集成定时器
正确答案:-----
正确答案:-----
正确答案:-----
4.在函数F&＃61;AB&＃43;CD的真值表中,F&＃61;1的状态共有多少个?( )
正确答案:-----
A.2
B.4
C.7
D.6
正确答案:-----
5.如要将一个最大幅度为5.V的模拟信号转换为数字信号&＃xff0c;要求输入每变化20mV&＃xff0c;输出信号的最低位(LSB)发生变化&＃xff0c;应选用( )位ADC。
正确答案:-----
A.6
B.8
C.10
D.12
正确答案:-----
6.三极管开关电路中&＃xff0c;影响开关速度的主要因素是( )。
A.td
B.tr
正确答案:-----
C.ts
D.tf
正确答案:-----
7.两个开关控制一盏灯&＃xff0c;用A和B为表示相应开关为闭合状态&＃xff0c;如果只有两个开关都闭合时灯才不亮&＃xff0c;则该电路的逻辑关系为( )。
A.同或
B.或非
C.异或
D.与非
正确答案:-----
8.二极管与门的两输入信号AB&＃xff1d;( )时&＃xff0c;输出为高电平。
A.0
B.1
C.10
D.11
正确答案:-----
正确答案:-----
9.2007个1连续异或的结果是( )
A.1
B.0
C.逻辑概念错误
D.不确定
正确答案:-----
10.电源电压VDD为0V的CMOS集成模拟开关可接通幅度为( )的信号。
正确答案:-----
A.&＃xff0d;10&＃xff5e;0V
B.0&＃xff5e;10V
C.0&＃xff5e;VDD/2
正确答案:-----
D.&＃xff1e;10V
正确答案:-----
11.N变量的卡诺图中任一最小项应当有( )相邻块。
A.2N
B.N
C.N&＃43;1
D.N-1
正确答案:-----
12.高密度可编程逻辑器件中具有硬件加密功能的器件是( )
A.GAL
B.HDPLD
正确答案:-----
C.FPGA
D.HDPLD和FPGA
正确答案:-----
13.用不同数制的数字来表示2004&＃xff0c;位数最少的是( )。
A.十六进制
B.十进制
C.八进制
D.二进制
正确答案:-----
14.与4位串行进位加法器比较,使用超前进位全加器的目的是( )
A.完成自动加法进位
B.完成4位加法
C.完成4位串行加法
D.提高运算速度
正确答案:-----
15.数字系统中&＃xff0c;能实现精确定时的电路是( )。
A.施密特触发器
B.单稳态触发器
C.多谐振荡器
D.集成定时器
16.标准TTL门关门电平 之值为( )。
A.0.3V
B.0.5V
C.0.8V
D.1.2V
正确答案:-----
17.555构成的多谐振荡器中&＃xff0c;还可通过改变( )端电压值使振荡周期改变。
A.VCC
B.RD
C.C-U
正确答案:-----
D.GND
正确答案:-----
21.若将输入脉冲信号延迟一段时间后输出&＃xff0c;应用( )电路。
A.施密特触发器
B.单稳态触发器
C.多谐振荡器
D.集成定时器
19.n位二进制的A/D转换器可分辨出满量程值( )的输入变化量。
正确答案:-----
A.1/(2n &＃43; 1)
B.1/2n
C.1/(2n – 1)
正确答案:-----
D.无法确定
正确答案:-----
20.数字电路中最常用的BCD码是( )。
正确答案:-----
A.5421码
B.8421码
C.余3码
D.循环码
正确答案:-----
21.用不同数制的数字来表示2007&＃xff0c;位数最少的是( )。
A.二进制
B.八进制
C.十进制
D.十六进制
22.欲把一脉冲信号延迟8个CP后输出&＃xff0c;宜采用( )电路。
A.计数器
B.分频器
C.移位寄存器
D.脉冲发生器
正确答案:-----
正确答案:-----
23.两个开关控制一盏灯&＃xff0c;只有两个开关都闭合时灯才不亮&＃xff0c;则该电路的逻辑关系是( )。
A.与非
B.或非
C.同或
D.异或
正确答案:-----
24.用三态门可以实现“总线”连接&＃xff0c;但其“使能”控制端应为( )。
正确答案:-----
A.固定接0
B.固定接1
C.同时使能
D.分时使能
正确答案:-----
25.改变( )值,不会改变555构成的多谐振荡器电路的振荡频率
A.电源VCC
B.电阻R1
C.电阻R2
D.电容C
正确答案:-----
26.TTL与非门输出低电平的参数规范值是( )。
A.≤0.3V
B.≥0.3V
C.≤0.4V
D.&＃61;0.8V
正确答案:-----
27.二极管或门的两输入信号AB&＃xff1d;( )时&＃xff0c;输出为低电平。
A.0
B.1
C.10
D.11
28.n位环形移位寄存器的有效状态数是( )
A.n-1
B.n
C.2n
D.2^n
正确答案:-----
29.采用双地址译码且分时送入行和列地址信号DRAM内部存储矩阵的字数与外部地址线数n的关系一般为( )
正确答案:-----
A.2n
B.2^n
C.2^(2n)
D.2^(4n)
正确答案:-----
30.欲把并行数据转换成串行数据&＃xff0c;可用( )。
A.计数器
B.分频器
C.移位寄存器
D.脉冲发生器
21年春西交《数字电子技术(高起专)》在线作业[答案]多选题答案
二、判断题 (共 20 道试题,共 40 分)
31.计数器除了能对输入脉冲进行计数&＃xff0c;还能作为分频器用。 ( )
32.八位二进制数可以表示256种不同状态。 ( )
33.八路数据分配器的地址输入(选择控制)端有8个。()
34.D/A转换器的位数越多&＃xff0c;能够分辨的最小输出电压变化量就越小。( )
正确答案:-----
35.因为逻辑表达式A&＃43;B&＃43;AB&＃61;A&＃43;B成立,所以AB&＃61;0成立。()
36.CMOS门的输出结构和TTL的类似&＃xff0c;可以分成标准的、漏极开路及3态输出三种。 ( )
37.正“与非”门也就是负“或非”门。()
正确答案:-----
38.数字电路中,化简逻辑函数的目的是为了所设计的逻辑电路更简单,更经济,而且其功能不变。()
39.利用反馈归零法获得N进制计数器时&＃xff0c;若为异步置零方式&＃xff0c;则状态SN只是短暂的过渡状态&＃xff0c;不能稳定而是立刻变为0状态。 ( )
40.函数F连续取100次偶,F不变。()
41.已知逻辑A&＃43;B&＃61;A&＃43;C&＃xff0c;则B&＃61;C。( )
42.八路数据分配器的地址输入(选择控制)端有8个。 ( )
43.D/A的含义是模数转换 ( )
正确答案:-----
44.RS触发器、JK触发器均具有状态翻转功能
45.构成一个7进制计数器需要3个触发器( )
46.函数F连续取00次对偶&＃xff0c;F不变。( )
47.逻辑变量的取值&＃xff0c;比0大。 ( )
48.BCD码即842码。( )
正确答案:-----
49.优先编码器只同时输入的信号中的优先级别最高的一个信号编码。()
21年春西交《数字电子技术(高起专)》在线作业[答案]历年参考题目如下&＃xff1a;
西安交通大学19年3月课程考试《数字电子技术(高起专)》作业考核试题
一、 单选题 (共 30 道试题,共 60 分)
1.如要将一个最大幅度为5.1V的模拟信号转换为数字信号&＃xff0c;要求输入每变化20mV&＃xff0c;输出信号的最低位(LSB)发生变化&＃xff0c;应选用______位ADC。
A.6
B.8
C.10
D.12
2.555集成定时器构成的单稳态触发器&＃xff0c;其暂态时间tW &＃61;( )。
A.0.7RC
B.RC
C.1.1RC
D.1.4RC
3.标准TTL门开门电平Uon之值为_________。
A.0.3V
B.0.7V
C.1.4V
D.2V
4.数字系统中&＃xff0c;能实现精确定时的电路是( )。
A.施密特触发器
B.单稳态触发器
C.多谐振荡器
D.集成定时器
5.用不同数制的数字来表示2007&＃xff0c;位数最少的是( )。
A.二进制
B.八进制
C.十进制
D.十六进制
6.十进制数24转换为二进制数&＃xff0c;结果为_____。
A.10100
B.10010
C.01100
D.11000
7.组合电路分析的结果是要获得( )。
A.逻辑电路图
B.电路的逻辑功能
C.电路的真值表
D.逻辑函数式
8.(275)o&＃61;_( )D&＃xff0c;_______。
A.275
B.629
C.2750
D.2200
9.描述触发器的逻辑功能的方法不包括( )
A.状态转表
B.特性方程
C.状态转换图
D.状态方程
10.数字系统中&＃xff0c;能自行产生矩形波的电路是( )。
A.施密特触发器
B.单稳态触发器
C.多谐振荡器
D.集成定时器
11.74LS38有( )个译码输入端。
A.1
B.3
C.8
D.无法确定
12.改变( )值&＃xff0c;不会改变555构成的多谐振荡器电路的振荡频率。
A.电源VCC
B.电阻R1
C.电阻R2
D.电容C
13.组合电路分析的结果是要获得___________。
A.逻辑电路图
B.电路的逻辑功能
C.电路的真值表
D.逻辑函数式
14.处理( )的电子电路是数字电路。
A.交流电压信号
B.直流信号
C.模拟信号
D.数字信号
15.门电路输入端对地所接电阻R≥RON时&＃xff0c;相当于此端( )。
A.接逻辑“1”
B.接逻辑“0”
C.接0.4V电压
D.逻辑不定
16.用卡诺图化简具有无关项的逻辑函数时&＃xff0c;若用圈1法&＃xff0c;在包围圈内的′是按处理&＃xff1b;在包围圈外的′是按______处理。
A.1&＃xff0c;1
B.1&＃xff0c;0
C.0&＃xff0c;0
D.不确定。
17.数字系统中&＃xff0c;常用_______电路&＃xff0c;将输入缓变信号变为矩形脉冲信号
A.施密特触发器
B.单稳态触发器
C.多谐振荡器
D.集成定时器
18.当TTL门电路输入端对地接电阻R&＃61;10kΩ时&＃xff0c;相当于此端________。
A.接逻辑“1”
B.接逻辑“0”
C.接0.4V电压
D.逻辑不定
19.已知F&＃61;(ABC&＃43;CD)&＃39;&＃xff0c;选出下列可以肯定使F&＃61;0的取值( )。
A.ABC&＃61;011
B.BC&＃61;11
C.CD&＃61;10
D.BCD&＃61;111
20.
A.A
B.B
C.C
D.D
21.
A.A
B.B
C.C
D.D
22.三态寄存器的( )信号无效时&＃xff0c;寄存器输出为高阻状态。
A.异步清零
B.输入使
C.CP
D.输出使能
23.同步RS触发器的两个输入信号R S为00&＃xff0c;要使它的输出从0变成1&＃xff0c;它的R S应为
A.00
B.01
C.10
D.11
24.在函数F&＃61;AB&＃43;CD的真值表中&＃xff0c;F&＃61;1的状态共有多少个&＃xff1f;( )。
A.2
B.4
C.7
D.16
25.DAC单位量化电压的大小等于Dn为( ) 时&＃xff0c;DAC输出的模拟电压值。
A.1
B.n
C.2n-1
D.2n
26.欲把36kHz的脉冲信号变为1Hz的脉冲信号&＃xff0c;若采用10进制集成计数器&＃xff0c;则各级的分频系数为( )。
A.(3,6,10,10,10)
B.(4,9,10,10,10)
C.(3,12,10,10,10)
D.(6,3,10,10,10)
27.555构成的多谐振荡器电路中&＃xff0c;当R&＃61;R2时&＃xff0c;欲使输出占空比约为50%&＃xff0c;最简单的办法是( )。
A.电容C减半
B.R2两端并接二极管
C.C-U端接地
D.VCC减半
28.TTL与非门高电平输入电流IIH 的参数规范值是( )。
A.20μA
B.40μA
C.1.6mA
D.16mA
29.欲在一串幅度不等的脉冲信号中&＃xff0c;剔除幅度不够大的脉冲&＃xff0c;可用( )电路。
A.施密特触发器
B.单稳态触发器
C.多谐振荡器
D.集成定时器
30.TTL与非门输出高电平的参数规范值是( )。
A.≥1.4V
B.≥2.4V
C.≥3.3V
D.&＃61;3.6V
二、 判断题 (共 20 道试题,共 40 分)
1.三极管作为开关使用时&＃xff0c;要提高开关速度&＃xff0c;可降低饱和深度。
A.错误
B.正确
2.格雷码具有任何相邻码只有一位码元不同的特性。( )
A.错误
B.正确
3.逻辑变量的取值&＃xff0c;1比0大。( )
A.错误
B.正确
4.多谐振荡器常作为脉冲信号源使用。
A.错误
B.正确
5.两个二进制数相加&＃xff0c;并加上来自高位的进位&＃xff0c;称为全加&＃xff0c;所用的电路为全加器。
A.错误
B.正确
6.1001个“1”连续异或的结果是。
A.错误
B.正确
7.若DAC的最大输出电压是0V&＃xff0c;能分辨的最小输出电压是0mV&＃xff0c;则该转换器输入数字的位数至少为0。
A.错误
B.正确
8.一个RAM有0根地址线&＃xff0c;有4根数据线&＃xff0c;存储容量是4K×4。
A.错误
B.正确
9.八路数据分配器的地址输入(选择控制)端有8个。
A.错误
B.正确
10.五进制计数器的有效状态为五个。
A.错误
B.正确
11.触发器的输出状态完全由输入信号决定。
A.错误
B.正确
12.位倒T型电阻网络DAC的电阻网络的电阻取值有2种。
A.错误
B.正确
13.时序电路不含有记忆功能的器件。
A.错误
B.正确
14.译码器哪个输出信号有效取决于译码器的地址输入信号。
A.错误
B.正确
15.CMOS门的输出结构和TTL的类似&＃xff0c;可以分成标准的、漏极开路及3态输出三种。
A.错误
B.正确
16.多个三态门的输出端相连于一总线上&＃xff0c;使用时须只让一个三态门传送信号&＃xff0c;其他门处于高阻状态。
A.错误
B.正确
17.逻辑变量的取值&＃xff0c;1比0大。
A.错误
B.正确
18.在同步时序电路的设计中&＃xff0c;若最简状态表中的状态数为2N&＃xff0c;而又是用N级触发器来实现其电路&＃xff0c;则不需检查电路的自启动性。( )
A.错误
B.正确
19.施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。
A.错误
B.正确
20.4008为四位二进制超前进位全加器。( )
A.错误
B.正确
(责任编辑&＃xff1a;admin)
京公网安备 11010802041100号