《计算机组成与体系结构：性能设计》读后小记12、CPU的结构和功能

一、CPU组成

　　1、组成&＃xff1a;

　　　　ALU&＃xff1a;算术逻辑单元&＃xff0c;完成数据的实际计算或处理

　　　　控制器&＃xff1a;控制数据的移入移出CPU

　　　　寄存器&＃xff1a;由一组存储位置极小的内部存储器组成

　　　　CPU内部总线&＃xff1a;在各寄存器和ALU之间传送数据

　　2、CPU要完成的任务&＃xff1a;

　　　　取指令&＃xff1a;从存储器&＃xff08;主存、cache、寄存器&＃xff09;读取指令

　　　　解释指令&＃xff1a;对指令进行译码

　　　　处理指令&＃xff1a;对数据完成算术或逻辑运算

　　　　写数据&＃xff1a;运算结果数据写到存储器或I/0模块

二、寄存器组成

　　1、组成&＃xff1a;

　　　　用户可见寄存器&＃xff1a;允许机器语言或汇编语言的编程人员通过优化寄存器的使用而减少对主存的访问

　　　　控制和状态寄存器&＃xff1a;由控制器来控制CPU的操作&＃xff0c;并由拥有特权的操作系统来控制程序的执行

　　2、到目前为止&＃xff0c;关于组织CPU寄存器的最好方式还没有一个普遍接受的原则&＃xff0c;正如指令集设计的情况一样&＃xff0c;也有众多的CPU设计观点&＃xff0c;这些都还是有待品评的事情。

三、指令周期

　　1、间接周期&＃xff1a;指令的执行涉及到从存储器中读取操作数&＃xff0c;可能会使用到间接寻址&＃xff0c;可以把间接寻址看成是一个额外的指令子周期&＃xff0c;即间接周期。

　　2、数据流&＃xff1a;该小节讲述了在取指令阶段、指令执行阶段和中断周期阶段&＃xff0c;PC&＃xff08;程序计数器&＃xff09;、MAR&＃xff08;存储器地址寄存器&＃xff09;、MBR&＃xff08;存储器缓冲寄存器&＃xff09;和IR&＃xff08;指令寄存器&＃xff09;中数据的移动方向与时序&＃xff0c;详情见此书P283页。

四、指令流水线技术

　　1、定义&＃xff1a;流水是指将指令周期分解成几个连续出现的阶段&＃xff0c;如取指令、译码指令、确定操作数地址、取操作数、执行指令和写结果操作数。

　　2、指令预取&＃xff1a;在取指阶段取一条指令并缓存它&＃xff0c;当执行阶段空闲时&＃xff0c;将取指阶段缓存的指令输送给它。当执行阶段正在执行此指令时&＃xff0c;取指阶段利用未使用的存储器周期读取下一条指令并缓存它。这称为指令预取或指令交叠。这种处理能加快指令的执行&＃xff0c;理论上速率可以提升一倍&＃xff0c;但是仅仅只是理论上&＃xff0c;别想多了&＃xff01;至于原因&＃xff0c;见P284页。

　　3、流水线冒险&＃xff1a;发生在流水线或流水线的某个部分&＃xff0c;因为某些条件不允许流水线继续运行&＃xff0c;而必须停顿的时候&＃xff0c;这种停顿也称流水线空泡。通俗的说&＃xff0c;就是几条指令想要并行取指、执行的时候&＃xff0c;因为资源、数据或控制不得不等待其他指令的一种情况。

　　4、三种流水线冒险&＃xff1a;

　　　　资源冒险&＃xff1a;也称为结构冒险&＃xff0c;主要是等待内存可用&＃xff0c;或者算数逻辑单元可用的情况&＃xff1b;

　　　　数据冒险&＃xff1a;需要访问同一内存中或寄存器中的数据时发生&＃xff1b;

　　　　控制冒险&＃xff1a;又称为分支冒险&＃xff0c;发生在流水线对分支转移做出了错误的预测&＃xff0c;因此读取了在后期必须取消的指令之时。

　　5、处理分支指令&＃xff1a;

　　　　多个指令流&＃xff1a;条件分支流水线的开始部分&＃xff0c;允许流水线同时取这两条指令&＃xff0c;使用两个指令流&＃xff1b;

　　　　预取分支目标&＃xff1a;识别出一个条件分支指令时&＃xff0c;除了取此分支指令之后的指令外&＃xff0c;分支目标的指令也被取来。说实话&＃xff0c;我看的不太明白&＃xff1b;

　　　　循环缓冲器&＃xff1a;由流水线指令取指阶段维护一个小的但极高速的存储器&＃xff0c;含有n条最近取来的指令&＃xff0c;其原理类似于指令高速缓存&＃xff1b;

　　　　指令预测&＃xff1a;预测绝不发生、预测总是发生、依操作码预测、发生/不发生切换、转移历史表&＃xff1b;

　　　　延迟分支&＃xff1a;自动重排程序中的指令&＃xff0c;这样可以把一条分支指令移到实际所期望的位置之后&＃xff1b;