作者：耿睿---疯子 | 来源：互联网 | 2023-09-14 16:04
在Spartan-3系列FPGA中使用LUT构建分布式RAMhttp:xilinx.eetrend.comtag846?quicktabs_10利用块RAM实现数据延迟的一些问题h
在Spartan-3系列FPGA中使用LUT构建分布式RAM http://xilinx.eetrend.com/tag/846?quicktabs_1&＃61;0
利用块RAM实现数据延迟的一些问题 http://bbs.eetop.cn/thread-431323-1-1.html
分布式RAM是如何产生的及其与Block RAM的区别 - 问 -
分布式和Block RAM的区别
- 答 -
CLB单元生成的distribute ram &＃xff0c;CLB是FPGA的基本单元&＃xff0c;blockram也是基本单元&＃xff0c;但分布ram要由CLB单元生成。由CLB生成分布式ram&＃xff0c;消耗逻辑资源。而blockram则固定在fpga内&＃xff0c;无论使用与否都存在于那里。当block ram不够用时可以用逻辑资源生成分布式ram。
- 问 -
分布式RAM是如何产生的&＃xff1f;
- 答 -
这里以Virtex4为例说明&＃xff1a;一个CLB由4个Slice组成&＃xff0c;这4个Slice又分SliceM和SliceL&＃xff0c;其中M是Memory的首字母&＃xff0c;L是Logic的首字母&＃xff0c;比较SliceM和SliceL&＃xff0c;他们的区别就是SliceM的查找表具有RAM和ROM的功能&＃xff0c;而SliceL的则不具备。所以SliceM比SliceL多的功能就是做存储器和移位。这样就很清楚了&＃xff1a;SliceM可实现DistributRAM&＃xff0c;而Distribut RAM是由SliceM中的LUT实现。CLB的结构下所示&＃xff1a;
Matric -------SliceM&＃xff08;2&＃xff09; SliceL&＃xff08;3&＃xff09;--------Y1
Switch ------SliceM&＃xff08;0&＃xff09; SliceL&＃xff08;1&＃xff09;--------Y0
| |
| |
X0 X1
这里XNYM&＃xff0c;X&＃xff0d;&＃xff0d;列&＃xff0c;N&＃xff0d;&＃xff0d;列号&＃xff0c;Y&＃xff0d;&＃xff0d;行&＃xff0c;M&＃xff0d;&＃xff0d;行号&＃xff0c;Xilinx FPGA内部结构是一种阵列结构。
- 问 -
请问SliceM除了可实现Distribut RAM之外还能实现什么功能&＃xff1f;
SliceM实现Distribut RAM时使用SliceM中的SRL16存储单元么&＃xff1f;
- 答 -
如果看SliceM的图&＃xff0c;是看不到里面有专么这个SRL16的。其实SRL16就是一个基于查找表结构的移位寄存器。而SRL16以primitive形式存在而已。在userguide中&＃xff0c;也画了SRLC16的图&＃xff0c;它就是一个查找表。比较SliceM和SliceL&＃xff0c;他们的区别就是SliceM的查找表具有RAM和ROM的功能&＃xff0c;而SliceL的则不具备。所以SliceM比SliceL多的功能就是做存储器和移位。“SliceM实现DistributRAM时使用SliceM中的SRL16存储单元么&＃xff1f;” 因为SRL16用的就是LUT&＃xff0c;所以&＃xff0c;如果这个LUT作为DistributeRAM使用了&＃xff0c;则就不能再作为SRL16使用了。 |
|
![Python3爬虫入门：pyspider的基本使用[python爬虫入门]](https://img1.php1.cn/3cdc5/324f/339/9d0ec9721f26646a.jpeg)
京公网安备 11010802041100号