scalablehighperformancemainmemorysystemUsingPCMTechnology

在看这篇将PCM放在内存总线&＃xff0c;扩展主存系统的高性能一文&＃xff0c;可以重点关注一下这几点&＃xff0c;看其是怎么解释的。

PCM最主要的问题就在于散热和写寿命&＃xff0c;所以在针对PCM设计文件系统的时候&＃xff0c;一定要考虑到写寿命和散热方面的问题&＃xff0c;单纯针对PCM&＃xff0c;现有的研究有很多磨损均衡方面的算法。若是针对混合系统&＃xff0c;可以考虑怎样从根本上减少对PCM的写次数来达到延长寿命的目的。

2.BACKGROUND

     PCM的密度大于DRAM。

PCM读延迟只比DRAM 慢4倍。

PCM写延迟比DRAM慢5~10倍

PCM有更长的寿命&＃xff0c;写次数在10^8左右。

所以PCM是高性能服务器主存系统出色的候选设备。

    我们关注的焦点是研究整个系统的性能&＃xff0c;通过加入PCM作为一个DRAM memory的补充。为了不限制我们对PCM的研究&＃xff0c;我们采用通用内存模型的方式&＃xff0c;利用PCM memory结合DRAM memory。因此&＃xff0c;为了研究加入PCM到主存中的影响&＃xff0c;我们首先开发了一个简单的抽象模型&＃xff0c;使用DRAM作为参考。PCM技术被描述为{D,S,Wmax}&＃xff0c;分别代表PCM的密度是DRAM的D倍&＃xff0c;读延迟时间比DRAM慢S倍&＃xff0c;每个单元能够容忍的最大写次数是Wmax。对于我们的评估目的&＃xff0c;我们使用目前PCM的预测值&＃xff0c;将其描述为{D&＃61;4&＃xff0c;S&＃61;4&＃xff0c;Wmax&＃61;10Million}

使用S&＃61;4的PCM作为DRAM的替代品将严重增加memory的访问延迟&＃xff0c;这对系统性能可能有一个相反的影响。因此&＃xff0c;我们使用DRAM和PCM结合作为主存的一部分来平衡这一影响。而且&＃xff0c;PCM的写寿命一样限制了主存的lifetime。

在图4(d)的混合主存系统架构中&＃xff0c;最快的DRAM memory将被作为主存的buffer&＃xff0c;同时作为PCM和处理器系统之间的接口。DRAM buffer&＃xff08;PCM容量的3%&＃xff09;能够桥接DRAM和PCM之间的延迟gap。

    在hybird 主存架构里&＃xff0c;PCM存储被操作系统使用页表来管理&＃xff0c;以类似于DRAM主存系统的管理方式。DRAM buffer被组织类似于Hardware cache&＃xff0c;对于操作系统来说是不可见的&＃xff0c;它是被DRAM控制器管理。虽然DRAM buffer能够以任何粒度被组织&＃xff0c;我们假设DRAMbuffer和PCM 存储都以页的粒度被组织。

图5展示了我们提出的hybrid主存组织。除了使用DRAM buffer覆盖PCM更大的读延迟&＃xff0c;这个结构通过使用write queue达到容忍PCM慢一个数量级的写延迟&＃xff0c;使用技术限制写到PCM memory的次数来克服PCM寿命的限制。

我们使用lazy-write组织降低写到PCM的次数&＃xff0c;克服PCM更慢的写速度&＃xff0c;同时不会招致任何性能开销。当页错误的时候&＃xff0c;从hard disk预取的页只被写到DRAM cache中。虽然从HDD预取页的时候会在DRAM中分配一个页表条目&＃xff0c;同时自动在PCM中分配这个页的空间。被分配PCM不写HDD的数据&＃xff0c;这消除了写PCM的开销。为了追踪只呈现在DRAM中&＃xff0c;不在PCM中的页面&＃xff0c;DRAM tag目录被”presence“&＃xff08;P&＃xff09;bit 扩展。当页从HDD被存储在DRAM cache中&＃xff0c;DRAM tag directory中的P bit被设置为0、在”lazy write“组织中&＃xff0c;一个页被写到PCM中只有当这个页被替换出DRAM storage&＃xff0c;同时P bit为0&＃xff0c;或者dirty bit被设置了。如果DRAM MISS,从PCM中预取页&＃xff0c;然后DRAM 中的P bit被设置为1.当设置了P bit的页被从DRAM替换出去&＃xff0c;除非它是脏的才被写回到PCM.而且&＃xff0c;为了解决PCM更大的写延迟&＃xff0c;一个写队列与PCM相关联。

Line-level writes不是一页一页地写&＃xff0c;以cache line为单位写回PCM。技术实现点&＃xff1a;每一cache line都有一个记录dirty信息的位。比如4096B的page&＃xff0c;cache line 256B&＃xff0c;那么一个page就有16个cache line&＃xff0c;需要16bits记录脏页信息。

在FGWL中&＃xff0c;每一页的所有行以旋转的方式被存储在PCM中。页被从write queue写到PCM中以行旋转的模式。当页错误的时候&＃xff0c;从hard disk中预取&＃xff0c;伪随机数生成器生成一个随机4-bit的旋转值&＃xff0c;这个值被存储在wear level shift&＃xff08;W&＃xff09;区域。这个值保持为常数&＃xff0c;直到PCM页被替换&＃xff0c;PRNG重新随机生成一个值&＃xff0c;为被分配在PCM同样物理区域的新页。

A NAND Flash based file buffer cache is used in "Improving NAND FLASH based disk caches"。然而&＃xff0c;flash比DRAM慢2^8倍&＃xff0c;这意味着增加DRAM容量以减少基于flash的disk cache的访问次数是重要的。这篇论文的工作是对"Improving NAND FLASH based disk caches"的补充&＃xff0c;实际上&＃xff0c;在我们的评估中&＃xff0c;我们假设HDD被flash cache支持。而且&＃xff0c;"Improving NAND FLASH based disk caches"对flash memory使用改进的纠错码&＃xff0c;这不会增加单个独立单元的寿命。因此&＃xff0c;我们关注于减少对PCM的write traffic&＃xff0c;以至于每个cell在一段更长的时间之后才会写穿。两种方法能够被一起使用&＃xff0c;收效会比单独使用任何一种都更好。