fpga板制作调试过程记录

2010-09-11 22:49:00

昨天淘宝准备买块fpga核心板学习，为了练习焊接，我让老板给我散料及pcb板自己焊接。
一，在物料到之前的准备：
我先设计了一下焊接测试计划

 

 

1，检查电路板：特别是TQFP-144芯片引脚引出线。
2，研究原理图，一块一块看懂。如果有些外围测试电路就可以不用焊接了。
3，决定焊接顺序。先焊接焊接稳压ic，3.3v及外围。便于测量及时发现问题。再焊接1.2v稳压外围,进行并进行测量。
4，焊接TQFP-144芯片。并进行电压、GND及相邻引脚间短路测试。
5，焊接下载配置外围。便于连接电脑下载测试。
二，实际测试结果

对应计划3：
    3.3V稳压芯片没有问题正常输出。1.2V稳压芯片也没有问题正常输出。

对应计划4:
    TQFP-144的ic焊接完后通过万用表进行短路测试发现如下引脚短路：
68（GND）.69（IO）短路
66（VCCIO），67（IO）短路
61（GND），62（VCCINT）短路-----
135（IO），136（IO）短路
呵呵！相关引脚弄了点松香拉一下就ok了。

对应计划5：
下载测试

第1次用jtag下载程序，怎么回事，没反应？
到网上搜类似情况。有个人说首先看nce片选是否为低电平，低电平则工作，我就测了下我的nce（16

脚），发现怎么和clk（17脚）的波形一样，结果一测，发现16,17脚短路。在放大镜下怎么也看不出

短路，还查了是否其他引脚短路导致它们短路，但是查不出为什么短路，最后死马当活马医，放了点

松香拉了一下，就好了，他们之间不短路了，原来真的是这2脚短路了，但是阻值为154ohm。不管了，

不短路就ok。

第2次用jtag下载程序，还是没有反应。怎么回事。我的nce是接个10k啦到地的。但是测了此脚出现的

是一个clk的波形，虽然已经不短路了，但是波形还是和晶振（17脚）类似，只不过电压小了。这个引

脚应该不是地电平就是高电平，怎么会是一个正弦波。难道是电磁干扰？接着，查了网上多个fpga的

jtag电路配置，第一个nce要接地，最后一个nce要悬空。那么我就一个fpga怎么办？到altera网站下

载ep2c5t资料看，发现nce直接短路到低这样的参考电路，于是把10k电阻去掉，直接短路。

第3次下载，终于是配置成功了，我设置的输出脚有反应了。同时又仔细的了解了.nSTATUS（82脚）和

CONF_DONE(83脚)在配置过程（复位、配置和初始化）中的电平状况，并且进行了验证，完全符合。
但是问题又出来了。我用之前做的分频器作为测试电路程序，输入为50m，输出为3分频，结果输出脚

有反应但是它是100m，接着我改成5分频，输出也差不多100m。怎么回这样呢？我不是已经配置成功了

吗？而且输出都是正弦信号，不是方波。可能输入电压即输出电压，而且我也没在fpga中加数字门电

路。但是总体感觉硬件是没有问题，jtag配置也没有问题，可能是程序设置有问题。

今天不测量好，我是不会死心的，至少我要知道我的硬件焊接到底有没有问题。
我还是静下心来重新写一个程序吧！越简单越好的那种。
`timescale 1 ps/ 1 ps
module fpgatest(
input clk,
output testpin
);
reg[0:0] regtestpin;

assign testpin=regtestpin;

initial
regtestpin=0;

always @ (posedge clk)
regtestpin<=~regtestpin;   //2分频
endmodule
软件引脚配置，综合，写testbench，分配其他引脚为三态输入，设置时序约束，管脚电流限制等，再用modelsim做function test。一切软件上的事情都完成了。

第4次下载。查看我分配的testpin引脚波形。非常成功了进行了2分频，后来又改为4分频，16分频。都

非常成功。于是又改了引脚分配，在4个bank中分别选了个别用户引脚作输出，也如愿输出设计了波形。

 

    fpga核心板硬件测试画上了一个完美的句号。（as配置下我先不测，因为程序下载到配置芯片后如何

清空我不会，并且用as下载我暂时还用不到）自己焊了一块板，而且还调试成功，很有成就感，一定要记录一笔

，夜深了，我可以做一个美梦了，明天还要上一天的课，早点休息了。