数字逻辑之组合逻辑电路

1.组合逻辑分析&＃xff1a;

组合逻辑电路是指在任何时刻&＃xff0c;输出状态只决定于同一时刻各输入状态的组合&＃xff0c;而与电路以前状态无关&＃xff0c;而与其他时间的状态无关。&＃xff08;即任意时刻的输出状态取决于该时刻的输入信号&＃xff0c;而与信号作用前电路的状态太无关。&＃xff09;

1. 逐级平推导法

是先假定输出为某一值&＃xff08;0 or 1&＃xff09;然后逐级向前推导&＃xff0c;直到退到输入的值。

1. 列写布尔表达式法

就是将电路写成布尔函数表达式

1. 数字波形图分析法

对逻辑门的所有的输入变量施以输入波形&＃xff0c;逐级画出的输出波形&＃xff0c;乃至画出最后的输出波形。

1. 列写逻辑电路真值表法

   将其布尔表达式化简成最小项相加的形式&＃xff0c;得出输入和输出端的真值表。

1. 逻辑电路中的竞争冒险

冒险是由变量的竞争引起的.冒险又分为逻辑冒险和功能冒险.

产生竞争冒险的原因在组合电路中,当输入信号的状态改变时 ,输出端可能会出现不正常的干扰信号 ,使电路产生错误的输出 ,这种现象通常称为竞争冒险 。组合电路中的竞争冒险 , 可影响电路功能甚至破坏整个电路正常运转 。其产生原因主要是门电路开关电平的时间差和门电路延迟时间 。

代数法&＃xff1a;在逻辑函数表达式中,若某个变量同时以原变量和反变量两种形式出现,就具备了竞争条件.去掉其余变量&＃xff08;也就是将其余变量取固定值0或1&＃xff09;,留下有竞争能力的变量,如果表达式为 F&＃61;A&＃43;A~(因为上横杠打不出来,故用A~表示A的反变量,下同&＃xff09;,就会产生0型冒险&＃xff08;F应该为1而实际却为0&＃xff09;&＃xff1b;如果表达式为 F&＃61;AA~,就会产生1型冒险.

例&＃xff1a;表达式 F&＃61;AB&＃43;CB~,当A&＃61;C&＃61;1时,F&＃61;B&＃43;B~,在B发生跳变

时,可能出现0型冒险.

   消除竞争冒险的两种方法&＃xff1a;1.加选通脉冲&＃xff1b;2修改逻辑电路。

2.组合逻辑设计

略&＃xff1b;

1. 组合逻辑电路的等价变换

  主要掌握&＃xff1a;

    1.地摩根定理的应用

      与非门等价于非或门

&＃xff08;AB&＃xff09;~&＃61;A~&＃43;B~

或非门等价于非与门

&＃xff08;A&＃43;B&＃xff09;~&＃61;&＃xff08;A~&＃xff09;*&＃xff08;B~&＃xff09;

2.与非门&＃xff0c;或非门作为通用元件

主要考虑&＃xff1a;信号经过的门的级数越多&＃xff0c;传输延迟时间越长。

1. 利用与非门/非或门进行等价变换&＃xff08;电路的实现&＃xff09;
2. 逻辑函数的“与或非”门的实现

4.数据选择器与分配器

   1.数据选择器

数据选择器的逻辑功能是通过地址选择端的控制&＃xff0c;从多路输入数据中选择一路数据输出。数据选择器&＃xff08;MUX&＃xff09;又称多路选择器,多路开关.它是一个多输入,单输出电路.其输出等于哪一路输入&＃xff0c;取决于控制的信号。通常有四选一&＃xff0c;二选一&＃xff0c;八选一&＃xff0c;十六选一。

4选1数据选择器的真值表如表4-26所示&＃xff0c;其中&＃xff0c;D0、D1、D2、D3是4路数据输入&＃xff0c;A1、A0为地址选择输入&＃xff0c;Z为数据选择器输出。根据某电路的真值表可得输出函数表达式为&＃xff1a;

真值表&＃xff1a;

可观察Z由A1&＃xff0c;A0控制&＃xff0c;A1&＃xff0c;A0由00到11&＃xff0c;有四种结果则对应四种输出。其他选择器电路同理可推。n选择器则有logn个地址输入端&＃xff0c;反之。

2.数据分配器

四选一电路图&＃xff1b;

2.数据分配器

据分配器的逻辑功能是将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。其逻辑功能正好和数据选择器相反&＃xff0c;它是一种单路输入&＃xff0c;多路输出的逻辑构件。它实现的是时分多路传输电路中接收端电子开关的功能&＃xff0c;并用DMUX来表示。通常数据分配器有一根输入线&＃xff0c;n根选择线和2n根输出线。

以4路数据分配器为例&＃xff0c;可以看到4路数据分配器的真值表和逻辑符号如&＃xff0c;其中&＃xff0c;D为一路数据输入&＃xff0c;Z0&＃xff5e;Z3为4路数据输出&＃xff0c;A1、A0为地址选择码输出端。其输出函数表达式为&＃xff1a;

所以可用逻辑门实现4路数据选择器的功能。

多路数据选择器相当于一个多路至一路的选择开关&＃xff0c;而数据分配器则相当于一个一路到多路的选择开关。

1线-4线分配器的真值表

D为数据输入&＃xff0c; A1&＃xff0c;A2为选择控制输入&＃xff0c;控制哪一线输出D。

5.译码器和编码器

1.编码器

在数字系统中&＃xff0c;经常需要把具有某种特定含义的数字信号输入&＃xff0c;变换成二进制代码&＃xff0c;这种用二进制代码表示具有某种特定含义信号的过程称为编码。而把一组二进制代码的特定含义译出来的过程称为译码。这里的编码特指对一组选定的二值代码赋予其特定的含义。如将人们熟悉的十进制数&＃xff0c;用二进制码或BCD码表示出来。而在日常生活中&＃xff0c;电话号码、人名等都是编码的特例。完成编码的电路称为编码器。

译码器实现“多对一”的译码&＃xff0c;而编码器实现“一对多”译码。

1. 普通编码器

①三位二进制编码器&＃xff1a;二进制编码器&＃xff1a;用n位二进制代码时&＃xff0c;对m&＃61;2n&＃xff08;2的n次幂)个一般信号进行编码的电路。

②二∕十进制编码器&＃xff1a;把0&＃xff5e;9十个十进制数字编成二进制代码的电路。n位二进制代码共有2n&＃xff08;2的n次幂)种&＃xff0c;可以对m≤2n&＃xff08;2的n次幂)个信号进行编码。因二∕十进制编码器的输入是十个十进制数&＃xff0c;故应使用四位二进制代码表示制。从2n&＃61;16种二进制代码中取十种来代表0&＃xff5e;9这是个十进制数码&＃xff0c;方案很多&＃xff0c;最常用的是8421BCD码。在二∕十进制编码器中&＃xff0c;代表0&＃xff5e;9的输入信号也是互相排斥的&＃xff0c;其工作原理及设计过程与三位二进制编码器完全相同&＃xff0c;不再重复 。

编码器的每个输入端可连接一个代表十进制数符的信号。有四条输出线&＃xff0c;组成BCD码&＃xff0c;其中D3为高位&＃xff0c;D0为低位。

如下&＃xff1a;其结构图和逻辑电路图

相当于将十进制转化成二进制&＃xff0c;而0-9需要4个输出端才能表示其二进制。

b.优先编码器

普通编码器对输入线是有限的&＃xff0c;即在任意一时刻所有输入线中只允许一个输入线上有信号&＃xff0c;否则编码器发生混乱。优先编码器就是为了解决这一问题的。它允许多个信号同时有效。设计时预先对所有输入按优先顺序进行排队&＃xff0c;当多个输入同时有效时&＃xff0c;只对其中优先级最高的输入信号编码&＃xff0c;而对级别较低的输入信号不予理睬。

由以下图&＃xff0c;可更好的理解&＃xff1a;

1.译码器

定义&＃xff1a;把二进制代码按照愿意转换相应输出信号的过程叫译码。完成译码功能的逻辑电路叫译码器。译码器的n个输入&＃xff0c;m个输出应满足2n≥m。译码器有二进制译码器、二—十进制译码器、数字显示译码器等类型  。

常用的译码器有&＃xff1a;双2线-4线译码器&＃xff0c;3-8译码器&＃xff0c;4-16译码器&＃xff0c;和4-10译码器&＃xff0c;其中4-10译码器用于BCD译码器。

这而主要讲3-8译码器&＃xff1a;

它由三个数据输入端&＃xff08;D2&＃xff0c;D1&＃xff0c;D0&＃xff09;&＃xff0c;8个输出端&＃xff08;Y0~Y7~&＃xff09;另有三个使能输入端&＃xff08;一个高电平有效和两个低电平有效&＃xff09;》由功能表看出&＃xff0c;译码器可对8线中的某一线进行译码&＃xff0c;究竟哪一条线&＃xff0c;要看D2&＃xff0c;D1&＃xff0c;D0三个数据输入和G1&＃xff0c;G2A&＃xff0c;G2B三个使能输入的条件而定。在译码使用时&＃xff0c;使能端必须满足&＃xff0c;G1&＃61;1&＃xff0c;G2&＃61;G2A&＃43;G2B&＃61;0的条件。当某一线的输出为低电平时&＃xff0c;对应的一组数据线输出信号被译码。

由图可看出只有当G1&＃61;1且G2&＃61;0时&＃xff0c;通过数据输入才能对其译码输出。其带你路图如下&＃xff1a;

左为3-8&＃xff0c;右为2-4&＃xff1b;

1. 数据比较器和加法器

数据比较器

1&＃xff0e;1位数值比较器

两个1位二进制数比较时&＃xff0c;有4种可能&＃xff0c;3种结果 [1]

2&＃xff0e;多位数值比较器

设&＃xff1a;A&＃61;A3A2A1A0&＃xff0c;B&＃61;B3B2B1B0

用li &＃61;1&＃xff0c;表示Ai>Bi&＃xff1b;

mi &＃61;1&＃xff0c;表示Ai

gi &＃61;1&＃xff0c;表示Ai&＃61;Bi。

比较时&＃xff0c;应从高开始&＃xff0c;若高位比出结果&＃xff0c;则低位不用再比。当高位相等时&＃xff0c;再去比较低位。

如图先比较比较输入&＃xff0c;再比较联级。由ai与bi的比较推出A与B的关系。其中联级输入a>b和a

加法器

1.串行加法器

它由多个全加器串行连接而成。每一个全加器是一个一位加法器&＃xff0c;有三个输入&＃xff08;加数Ai&＃xff0c;被加数Bi&＃xff0c;低位的进位信号Ci-1&＃xff0c;两个输出&＃xff08;和数Si&＃xff0c;向高位的进位信号Ci&＃xff09;

其表达式&＃xff1a;

其真值表:

2.并行加法器

串行加法器须将低位全加器产生的进位信号逐位向高一位全加器传递。因此&＃xff0c;加法器求和的最高位输出必须等到各个进位信号逐位信号传递后才能形成&＃xff0c;说百了就是工作速度很慢。则可以采用并行加法器来优化这个问题。

7.奇偶校验器

奇偶校验有奇校验和偶校验之分。对于奇校验&＃xff0c;若数据中有奇数个“1”&＃xff0c;则校验结果为0&＃xff0c;若数据中有偶数个“1”&＃xff0c;则校验结果为1&＃xff1b; 对于偶校验&＃xff0c;若数据中有偶数个“1”&＃xff0c;则校验结果为0&＃xff0c;若数据中有奇数个“1”&＃xff0c;则校验结果为1。

而经常用到的则是&＃xff1a;偶数个1&＃xff0c;她的和数是0&＃xff0c;奇数个1它的和数是1。