PRAM/FIFO一致性如何体现？

我一直在阅读有关PRAM一致性的信息。我知道这个定义，但是无法理解它的具体体现。如何将P1发出的W1（x = 1）和P2发出的W2（x = 2）分别视为P3的1--2和P4的2--1？在处理器一致性方面，我有此图

这清楚地解释了处理器的读取如何经历另一处理器对写入的“延迟”感知。这仅仅是因为要花费一些时钟周期才能完成对L3缓存（处理器之间的第一个共享内存）的写操作。但是，使用同一张图片，如何使冲突的视图出现在不同的进程中（即使写入以流水线方式传播到主内存中）？