创建一个1位全加器_数电实验|组合逻辑电路（半加器全加器及逻辑运算）

实验仪器

• Multisim电路仿真
• 74LS00 二输入端四与非门 3片
• 74LA86 二输入端四异或门 1片
• 74LS54 四组输入与或非门 1片

实验目的

1. 掌握组合逻辑电路的功能测试。
2. 验证半加器和全加器的逻辑功能。
3. 学会逻辑分析仪的使用方法。

实验原理

数字电路分为组合逻辑电路和时序逻辑电路两类。任意时刻电路的输出信号仅取决于该时刻的输入信号&＃xff0c;而与信号输入前电路所处的状态无关&＃xff0c;这种电路叫做组合逻辑电路。

分析一个组合电路&＃xff0c;一般从输出开始&＃xff0c;逐级写出逻辑表达式&＃xff0c;然后利用公式或卡诺图等方法进行化简&＃xff0c;得到仅含有输入信号的最简输出逻辑函数表达式&＃xff0c;由此得到该电路的逻辑功能。

两个一位二进制数相加&＃xff0c;叫做半加&＃xff0c;实现半加操作的电路称为半加器。两个一位二进制数相加的真值表见表5-1&＃xff0c;表中Si表示半加和&＃xff0c;Ci表示向高位的进位&＃xff0c;Ai 、Bi 表示两个加数。

从二进制数加法的角度看&＃xff0c;表中只考虑了两个加数本身&＃xff0c;没有考虑低位来的进位&＃xff0c;这也就是半加一词的由来。由表5-1可直接写出半加器的逻辑表达式&＃xff1a;

Si&＃61;&＃96;AiBi &＃43;&＃96;BiAi、Ci&＃61;AiBi。由逻辑表达式可知&＃xff0c;半加器的半加和Si是Ai 、Bi 的异或&＃xff0c;而进位Ci是Ai、Bi相与&＃xff0c;故半加器可用一个集成异或门和一个与门组成。

两个同位的加数和来自低位的进位三者相加&＃xff0c;这种加法运算就是全加&＃xff0c;实现全加运算的电路叫做全加器。如果用Ai 、Bi分别表示A、B两个多位二进制数的第i位&＃xff0c;Ci 1表示低位&＃xff08;第i-1位&＃xff09;来的进位&＃xff0c;则根据全加运算的规则可列出真值表如表5-2。

利用卡诺图可求出Si 、Ci的简化函数表达式&＃xff1a;

Si&＃61;Ai⊕Bi⊕Ci-1

Ci&＃61;(Ai⊕Bi)⊙Ci &＃43; Ai⊙Bi

可见&＃xff0c;全加器可用两个异或门和一个与或门组成。

如果将数据表达式进行一些变换&＃xff0c;半加器还可以用异或门、与非门等元器件组成多种形式的电路&＃xff08;见图5-2&＃xff0c;图5-3&＃xff09;。

实验内容及步骤

1&＃xff0e;组合逻辑电路功能测试

① 用2片74LS00组成图5-1所示逻辑电路。为便于接线和检查&＃xff0c;在图中要注明芯片编号及各引脚对应的编号。

② 用逻辑分析仪来分析逻辑表达式。

③ 按表5-3要求&＃xff0c;改变A、B、C的状态&＃xff0c;填表并写出Y1、Y2逻辑表达式。

答&＃xff1a;

④ 将运算结果与理论值比较。

2. 测试用异或门&＃xff08;74LS86&＃xff09;和与非门组成的半加器的逻辑功能

根据半加器的逻辑表达式可知&＃xff0c;半加器Y是A、B的异或&＃xff0c;而进位Z是A、B 相与&＃xff0c;故半加器可用一个集成异或门和二个与非门组成&＃xff0c;如图5-2。

① 在实验仪上用异或门和与非门接成以上电路。

② 按表5-4要求改变A、B状态&＃xff0c;填表。

3. 测试全加器的逻辑功能

① 写出图5-3电路的逻辑表达式。

答&＃xff1a;

② 根据逻辑表达式列真值表。&＃xff08;表5-5&＃xff09;

③ 根据真值表画逻辑函数Si、Ci的卡诺图。

④ 填写表5-5各点状态。