层次电路原理图的设计

层次电路原理图的设计是为了在某些元件非常复杂的情况下进行模块化的设计方法，可以让原理图非常的清晰。一般有两种设计方法：自上而下设计、自下而上设计。
所谓的自上而下设计是指先设计好模块化后的封装器件，再设计该器件具体的电路；反之，自下而上的设计方法就是先设计好每个模块的原理图，再将每个模块的原理图进行生成器件的操作。
个人更倾向于后者，因为具体的原理图电路往往是自己设计过的，很多时候可以直接拿现成的用，在经过考虑之后设计每个模块的电路后，确定每个模块的输出输入端口即可。
首先介绍下模块化原理图是怎样的，我这里以图1举例。

可以看到图1所示有四个模块，每个模块之间都有输入输出或者是双向的端口，通过这个端口就可以实现数据信号的交换。
这里说明两种情况，也就是我们如果是自上而下的设计方法，那么我们设计好了这个总图之后就可以设计每个模块中具体的电路图了。这里可以选择：设计——>产生图纸这个选项，选择你要产生图纸的模块即可，产生的图纸中会自动生成该模块里已经设计好的端口。另外要说明的就是这个绿色模块我们称之为图表符，可以直接找到放置一下即可；这个黄色的端口，称之为图纸入口，同样找到之后放置即可，该入口的方向则是自己根据模块信号的情况进行具体分析，这里不再赘述。
之后，我们就可以设计对应模块的具体电路了，这里我以图2为例，举个例子。

可以看到这是整体的控制电路，与平常设计的不同是这里多了许多的端口，也就是port，这也是可以直接找到的，可以自己设置名称和输入输出。具体接口的电路如图3所示。

我把所有的接口都放在了一起，这样子的好处就是可以很清晰的看到，哪些是输入输出。按照这样的操作设计好之后，对整个工程进行编译即可出现总图纸下包含多个子图纸的情况，如图4所示。

但是在编译的过程中可以发现会报错。报错的具体内容就是说，重复定义了线的名称，也就是相同的端口或者网络标识被多次使用并产生了多条在不同图纸的线。这种情况一般是不需要理会的，我直接将该错误改成了警告，之后PCB画图的时候相关的网络没有问题即可。具体修改的地方如图5所示。

该页面是在：工程——>工程参数——>Error Reporting里面。
至此，自上而下的设计流程就结束了，如果自下而上设计的话，只要在设计好每一个子图之后，新建一个原理图，在新的原理图里选择：设计——>HDL文件或图纸生成图表符即可。生成的图表符自带图纸入口的，蛮方便。