8086处理器的总线操作流程

在数字电路设计中，建立时间（Setup Time）和保持时间（Hold Time）是确保数据稳定传输的重要参数。建立时间是指在数据被时钟边沿采样前，数据需要保持不变的最短时间；保持时间则是指在数据被时钟边沿采样后，数据需要保持不变的最短时间。这些参数通常以纳秒（ns）为单位标注在触发器的数据手册中，高性能触发器的参数可以达到几百皮秒（ps）。正确设置这些时间可以有效避免触发器进入亚稳态。

在8086处理器中，时钟周期、指令周期和总线周期是基本的时间单位。其中，时钟周期是由计算机主频决定的最小时间单位；指令周期是从取指令到执行指令完成所需的时间；总线周期则是从外部存储器或端口读取或写入数据所需的时间。8086处理器的每个总线周期由四个时钟周期组成，分别标记为T1、T2、T3、T4。在某些情况下，为了适应速度较慢的外围设备，还可能插入等待状态Tw或空闲状态Ti。

8086总线周期详解

• T1状态：CPU将地址信息发送到地址/数据复用总线（AD），指定要访问的存储单元或端口地址。


• T2状态：CPU撤销总线上的地址信息，使低16位总线进入高阻状态，准备进行数据传输。同时，总线的高4位用于输出当前总线周期的状态信息。


• T3状态：在地址/数据复用总线上显示CPU写入或从存储器、端口读取的数据。


• T4状态：完成当前总线周期的操作。


• Tw状态：当外设或存储器的速度较慢，无法及时响应CPU的数据请求时，可以通过“READY”信号线通知CPU插入一个或多个等待时钟周期Tw，直到外设准备好数据为止。


• Ti状态：当CPU没有执行任何总线周期时，总线处于空闲状态。

8086总线读操作——最小模式

1. T1状态开始时，M/IO和DT/R信号变为有效，CPU输出地址信号A19~A0和BHE信号，ALE信号也变为高电平。


2. T1状态的上升沿，锁存地址和BHE信号。


3. T1状态的下降沿（即T2状态开始时），输出状态S3~S6，此时A15~A0浮空，BHE信号无效，输出S7。RD和DEN信号变为有效，打开三态门读取数据。


4. T3状态的上升沿检查READY信号，如果READY为高电平，则下一个状态为T4；否则插入等待时钟周期Tw。


5. T3状态的下降沿，RD和DEN信号变为无效，数据总线浮空。


6. T4状态的上升沿，DT/R信号变为无效。

8086总线写操作——最小模式

1. DT/R信号为高电平，表示写操作。


2. AD15~AD0先输出地址，随后输出数据，在T4状态的上升沿，数据总线浮空。


3. T1状态的下降沿，输出写信号WR。