(6)uboot具体解释——关闭缓存和mmu

uboot具体解释——关闭缓存和mmu

当设置完时钟分频以后&＃xff0c;uboot就会运行cpu_init_crit汇编函数&＃xff0c;这个函数的主要作用就是关闭缓存和mmu。然后调用lowlevel_init函数进行系统总线的初始化。

为什么启动的时候&＃xff0c;须要关闭缓存和mmu呢&＃xff1f;我们先了解一下他们的作用。

缓存是主存(内存)和CPU通用寄存器之间设置的一个快速的、容量相对较小的存储器&＃xff0c;把正在运行的指令地址附近的一部分指令或数据从主存调入这个存储器。供CPU在一段时间内使用。以提高程序的运行速度。

mmu能够实现虚拟内存和内存保护等功能&＃xff0c;完毕对内存的操作和管理。

CACHE是快速缓冲存储器。

CPU工作速度是非常快的。而外部内存是工作非常慢的&＃xff0c;所以当CPU对内存訪问的时候&＃xff0c;是要等待内存訪问结束的。

所以中间CPU就在等待&＃xff0c;这就浪费了时间。

所以在CPU和内存之间加一个CACHE&＃xff0c;当CPU写数据到内存中的时候。就先写入到CACHE中。然后CACHE再写入到内存中。CPU写CACHE是非常快的。所以就提高了写数据的效率。

读数据的话&＃xff0c;CPU先在CACHE中去找数据&＃xff0c;没有找到的话。CACHE将数据从内存中取出来。再给CPU&＃xff0c;同一时候把这个数据存起来。当CPU在CACHE中找到数据的话&＃xff0c;就直接使用这个数据&＃xff0c;就不用再去内存中取数据了。

Caches是CPU内部的一个2级缓存&＃xff0c;它的作用是将经常使用的数据和指令放在CPU内部。Caches是通过CP15管理的&＃xff0c;刚上电的时候&＃xff0c;CPU还不能管理Caches。上电的时候指令Cache可关闭&＃xff0c;也可不关闭&＃xff0c;但数据Cache一定要关闭。否则可能导致刚開始的代码里面&＃xff0c;去取数据的时候&＃xff0c;从Cache里面取&＃xff0c;而这时候RAM中数据还没有Cache过来&＃xff0c;导致数据预取异常 。

说到Caches就必须提到一个keywordVolatile&＃xff0c;它的本质&＃xff1a;是告诉编译器不要对我的代码进行优化&＃xff0c;作用是让编写者感觉变量的变化情况。

由于在优化时&＃xff0c;会将经常使用的代码取出来放到Caches中&＃xff0c;它没有从实际的物理地址去取&＃xff0c;它直接从CPU的缓存中去取。但经常使用的代码就是为了检測一些经常使用变量的变化&＃xff0c;假设正在取数据的时候发生跳变&＃xff0c;那么就检測不到变量的变化了&＃xff0c;所以在这样的情况下要用Volatilekeyword告诉编译器不要做优化。让cpu每次都从实际的物理地址中去取指令。

事实上这也是为什么要关闭数据缓存的原因&＃xff0c;假设汇编指令读取的时候缓存中的数据。而实际物理地址的数据发生了变化&＃xff0c;将导致cpu读取不到真实的最新的值。

然而在C语言中是不会关闭Caches的。假设编写者要检測外界物理数据的变化。或变化太快&＃xff0c;从Caches中取数据会有误差&＃xff0c;就加一个keywordVolatile。

相同。在板子启动的时候是没有对mmu进行初始化的。并且这个时候也用不到mmu&＃xff0c;为了避免他们影响启动时的初始化。所以须要先关闭mmu和缓存。

2440的协处理器CP15总共同拥有c0~c15这16个协处理器寄存器&＃xff0c;各自具有一定的功能定义。但总的来说&＃xff0c;cp15主要跟以下功能有关&＃xff1a;
1、获取device id和cache type等一些CPU相关信息。
2、MMU操作。包含MMU的使能和禁止&＃xff0c;虚拟地址到物理地址的映射机制建立
3、訪问权限控制。

主要用来实现安全机制和linux的写时复制&＃xff08;copy on write&＃xff09;。

4、设置时钟模式。init.S中MMU_SetAsyncBusMode和MMU_SetFastBusMode这两个函数

和MMU有关的p15寄存器为c1&＃xff08;control register&＃xff09;和c2&＃xff08;TTB translation table base register&＃xff09;。

当中c2比較简单。就是用来储存从虚拟地址到物理地址的地址转换表的基地址的&＃xff08;转换表存放在内存中&＃xff0c;譬如能够放在0x30000000地址&＃xff09;&＃xff0c;因此我们在初始化mmu的时候&＃xff0c;仅仅要将规划的转换表基地址用mcr指令传送到该c2寄存器就可以。而c1寄存器为控制寄存器&＃xff0c;具体定义例如以下&＃xff1a;

Register 1 - Control (read/write) 
All values set to 0 at power-up. 
o    Bit    0 - On-chip MMU turned off (0) or on (1) 用来关闭或使能MMU
o    Bit    1 - Address alignment fault disabled (0) or enabled (1) 关闭或打开地址对齐检查
o    Bit    2 - Data cache turned off (0) or on (1) 数据cache打开或关闭
o    Bit    3 - Write buffer turned off (0) or on (1) 
o    Bit    7 - Little-endian operation if 0, big-endian if 1 用来选择大小端格式
o    Bit    8 - System bit - controls the MMU permission system 
o    Bit    9 - ROM bit - controls the MMU permission system bit8&＃xff08;S bit &＃xff09; and bit9&＃xff08;R bit&＃xff09;用来管理MMU訪问权限。第3部分会详述
o    Bit  12 - Instruction cache turned off (0) or on (1)” 指令cache打开或关闭
o    Bit  13 - Base location of exception registers. 0x00000000(0) or 0xffff0000(1)上电启动地址。

o    Bit  14 - Round robin replacement ,random replacement(0) or round-robin replacement(1).不太懂这个
o    Bit  15 ~ Bit29   reserved
o    Bit  30  nF bit bit30 和 bit31共同用来决定总线模式。 iA&＃xff1a;nF &＃61; 00 FastBus mode 
o    Bit  31  iA bit 

Registe bits	Name	Function	Value
31	iA bit	Asynchronous clock select	见时钟模式表
30	nF bit	notFastBus select	见 时钟模式表
29:15	-	Reserved	Read &＃61; Unpredictable Write &＃61; should be zero
14	RR bit	Round robin replacement	0 &＃61; Random replacement 1 &＃61; Round robin replacement
13	V bit	Base location of exception register(异常寄存器基地址)	0 &＃61; Low address &＃61; 0x0000 0000 1 &＃61; High address &＃61; 0xFFFF 0000
12	I bit	Instruction cache enable	0 &＃61; Instruction cache disable 1 &＃61; Instruction cache enable
11:10	-	Reserved	Read &＃61; 00 Write &＃61; 00
9	R  bit	ROM protection	见图1
8	S  bit	System protection	见图1
7	B  bit	Big-endian/little-endian	0 &＃61; Little-endian operation 1 &＃61; Big-endian operation
6:3	-	Reserved	Read &＃61; 1111 Write &＃61; 1111
2	C bit	Data cache enable	0 &＃61; data cache disable 1 &＃61; data cache enable
1	A bit	Alignment fault enable	Data address alignment fault checking (地址对齐检查) 0 &＃61; 禁用地址对齐检查功能 1 &＃61; 使能地址对齐检查功能
0	M bit	MMU enable	0 &＃61; MMU disable 1 &＃61; MMU enable

结合以上对c1寄存器的位定义的分析&＃xff0c;我们来看看以下这个函数&＃xff1a;
函数中使用ARM寄存器r0作为和协处理器寄存器的接口。mcr p15,0,r0,c2,c0,0这句将r0中得值&＃xff08;0x30000000。这个是我们规划的转换表的基地址&＃xff09;放入&＃xff08;因此是mcr&＃xff0c;所以是从ARM寄存器到p15协处理器寄存器&＃xff09;c2中。c2即是p15中的转换表基址。

c1中跟MMU有关的还有data cache和instruction cache的打开和关闭&＃xff0c;S bit和 R bit联合组成的訪问权限控制等位。另外。c1中还有其它一些我们可能会用到的信息位。
譬如&＃xff1a;Bit7用来选择大小端模式。bootloader中通常会有代码&＃xff0c;通过设置该位来告知CPU当前板子使用的是little endian or big endian。&＃xff08;由于该位上电默认是0&＃xff0c;因此默认的模式为小端模式。&＃xff09;&＃xff1b; Bit13为上电启动地址。也就是reset excetion复位异常的入口地址。上电默认也是0&＃xff0c;因此默认的上电启动地址为0x00000000。当我们使用mcr指令将该位置1时&＃xff0c;便能够将reset exception设置到 0xffff0000。记得这个好像是为了WinCE的移植支持设计的。

以下是uboot中关闭mmu和cache的cpu_init_crit函数&＃xff1a;

/**************************************************************************** CPU_init_critical registers** setup important registers* setup memory timing***************************************************************************/#ifndef CONFIG_SKIP_LOWLEVEL_INIT
cpu_init_crit:/** flush v4 I/D caches*/mov r0, #0mcr p15, 0, r0, c7, c7, 0 /* flush v3/v4 cache */mcr p15, 0, r0, c8, c7, 0 /* flush v4 TLB *//** disable MMU stuff and caches*/mrc p15, 0, r0, c1, c0, 0bic r0, r0, #0x00002300 &＃64; clear bits 13, 9:8 (--V- --RS)bic r0, r0, #0x00000087 &＃64; clear bits 7, 2:0 (B--- -CAM)orr r0, r0, #0x00000002 &＃64; set bit 2 (A) Alignorr r0, r0, #0x00001000 &＃64; set bit 12 (I) I-Cachemcr p15, 0, r0, c1, c0, 0/** before relocating, we have to setup RAM timing* because memory timing is board-dependend, you will* find a lowlevel_init.S in your board directory.*/mov ip, lrbl lowlevel_initmov lr, ipmov pc, lr
#endif /* CONFIG_SKIP_LOWLEVEL_INIT */

在关闭CACHE之前。须要要做一件事。就是要将CACHE的原有的数据给清掉。

由于有可能之前&＃xff0c;里面就有一些数据了&＃xff0c;这个操作也是由CP15下的一个寄存器控制的。

清除完cache中的数据后&＃xff0c;就能够关闭mmu和cache了。

接下来就是跳转到lowlevel_init函数。进行其它的初始化。

点击打开链接

点击打开链接

点击打开链接

点击打开链接