系统架构师：计算机组成与体系结构

1. CISC 复杂指令集计算机 和 RISC 精简指令集计算机 的特点：

CISC：指令数量众多；指令使用频率相差悬殊；支持很多种寻址方式；变长的指令；指令可以对主存单元中的数据直接进行处理；以微程序控制为主。

RISC：指令数量少；指令的寻址方式少；指令长度固定、指令格式种类少；以硬布线逻辑控制为主；单周期指令执行、采用流水线技术；优化的编译器；CPU通用寄存器数量多。

2. 流水线

流水线周期：流水线处理工作中最耗时的阶段所消耗的时间。

1）执行时间

1条指令取指2ms、分析4ms、执行1ms，执行100条指令需要多长时间？

理论公式：Nt+(k-1)t   ==>   2+4+1+(100-1)*4=403ms

实际公式：考虑到处理的复杂性，会将指令的每个执行阶段的时间统一为流水线周期，即 4+4+4+(100-1)*4=408

2）吞吐率    Though Put rate ,TP

概念：在单位时间内流水线所 完成的任务数量 或 输出结果的数量 。

公式：指令条数/流水线执行时间

最大吞吐率：即指令条数趋向无穷大时的吞吐率。

3）加速比

公式：不用流水线的执行时间/使用流水线的执行时间

3. CRC校验码计算

原始报文：11001010101

生成多项式：X^4+ X^3+X+1 ==> 11011

CRC编码结果：异或运算  110010101010011

4. 移臂调度算法

某磁盘200个柱面，访问143号柱面后接着访问125号柱面，等待服务的柱面号为：86、147、91、177、94、150、102、175、130

1）先来先服务算法：根据访问请求的先后次序来决定执行次序。125、86、147、91、177、94、150、102、175、130

2）最短寻找时间优先调度算法：从等待访问者中挑选寻找时间最短的执行。125、130、147、150、175、177、102、94、91、86

3）电梯调度算法：从当前移动方向选择最近的柱面执行，该方向无请求时，改变移动方向再选择。125、102、94、91、86、130、147、150、175、177

4）单向扫描调度算法：由当前位置从小到大排列，再将剩下的由小到大排。125、130、147、150、175、177、86、91、94、102

5. 总线

5.1. 串行总线

串行总线适宜长距离传输数据。但串行总线有半双工、全双工之分，全双工是一条线发一条线收。

串行总线传输的波特率在使用中可以改变。

串行总线的数据发送和接收可以使用多种方式，程序查询方式和中断方式都可以。

6.嵌入式硬件

1. SoC  System on Chip

全称：系统级芯片（片上系统）

定义：它是一个产品，一个专用目标的集成电路。包含完整系统并有嵌入软件。

同时也是一种技术，用以实现从确定系统功能开始，到软/硬件划分，并完成设计的整个过程。

从狭义角度讲，它是信息系统核心的芯片集成，是将系统关键部件集成在一块芯片上；

从广义角度讲， SoC是一个微小型系统，如果说中央处理器(CPU)是大脑，那么SoC就是包括大脑、心脏、眼睛和手的系统。

国内外学术界一般倾向将SoC定义为将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上，它通常是客户定制的，或是面向特定用途的标准产品。

2. AI芯片的特点：新型的计算范式、训练和推断、大数据处理能力、数据精度、可重构的能力、开发工具。

3. DSP芯片

• 哈佛结构：将存储空间划分成两个，分别存储程序和数据。有两组总线连接到处理器核，允许同时访问。每个存储器独立编址，独立访问。因此取址和执行能完全重叠运行。


• 流水线：采用2-6级流水线以减少指令执行时间，使指令执行能完全重叠，在每个指令周期内，不同的指令都处于激活状态。


• 独立的硬件乘法器：DSP芯片有一个专用的硬件乘法器，乘法可以在一个周期内完成。


• 特殊的DSP指令：专为数字信号处理中的一些常用算法优化。这些特殊指令为一些典型的数字处理提供加速，可以大幅提高处理器的执行效率。


• 独立的DMA总线和控制器：有一组或多组DMA总线，与CPU程序、数据总线并行工作。在不影响CPU工作的条件下，DMA的速度已经达到800MB/S以上。这在需要大数据量进行交换的场合可以减小CPU的开销，提高数据的吞吐率。提高系统的并行执行能力。


• 多处理器接口：使多个处理器可以很方便地并行或串行工作以提高处理速度。


• JTAG标准测试接口：便于对DSP做片上的在线仿真和多DSP条件下的调试。


• 快速的指令周期：10ns以内。