存储器层次结构、随机访问存储器与数据存取机制

了解存储器的层次结构对程序员优化程序性能至关重要。通过合理安排数据在不同层级的存储位置，可以显著提升CPU的数据访问效率。

### 随机访问存储器

#### 静态随机访问存储器（SRAM）
SRAM的每个位存储在一个具有双稳态特性的存储单元中。这种特性使得SRAM能够在通电时保持稳定状态，即使受到电磁干扰，电路也会迅速恢复到稳定状态。因此，SRAM不需要刷新操作，且对干扰不敏感，但其密度较低，功耗较大。

#### 动态随机访问存储器（DRAM）
DRAM的每个位存储为一个极小电容的充电状态（约30fF）。每个单元由一个电容和一个访问晶体管组成，因此电路设计非常紧凑。然而，由于漏电现象，DRAM需要周期性刷新以保持数据完整性。现代计算机系统通常使用纠错码来纠正潜在的错误位。

#### SRAM与DRAM的区别
SRAM因其高速存取和稳定性被广泛应用于高速缓存，而DRAM则主要用于主存和帧缓冲区。尽管SRAM性能更优，但由于其较高的成本和较低的密度，DRAM更适合大容量存储需求。

### 存储器模块数据存取

在存储器模块中，数据并非连续存储，而是分布在多个存储单元中。当需要读取位于地址A处的64位双字时，存储器控制器会将A转换为超单元地址（i,j），并将其发送到存储器模块。各个DRAM接收到地址后，取出相应位置的数据，并将这些字节组装成64位双字返回给存储器控制器。

### 局部性原理

#### 时间局部性
时间局部性是指程序在不久的将来很可能再次引用最近访问过的存储器位置。这有助于预测和优化数据缓存，提高访问效率。

#### 空间局部性
空间局部性表示如果程序访问了一个存储器位置，那么它很可能在不久的将来访问附近的存储器位置。这种特性同样有助于优化缓存策略，减少内存访问延迟。

通过深入理解存储器层次结构和局部性原理，程序员可以编写更高效、性能更佳的程序。