数字逻辑第一章

第一章 开关理论基础

开关理论是以二进制为基础的理论&＃xff0c;包括二进制数为基础的数制和码制&＃xff0c;描述逻辑电路的数学工具。图形和符号语言。奠定了计算机等现代数字系统的硬件构造基础。

1.1 二进制系统

1.1.1 连续量和离散量

电子电路分为模拟电子电路和数字电子电路两大类。

模拟电子电路中&＃xff0c;数值的度量采用直流电压或电流的连续值&＃xff0c;通常称为模拟量。模拟量的特点是数值由连续量来表示&＃xff0c;其运算过程也是连续的。

数字电子电路中&＃xff0c;数值的度量采用数字量&＃xff0c;通常由0和1组成的一串二进制数组成。数字量的特点是数值为离散量&＃xff0c;运算结果也是离散量。

数字量在数字精度、传输效率、可靠性指标等方面均比模拟量高的多&＃xff0c;而且在数据存储方面比模拟量具有更大的优势。

1.1.2 开关量

二进制系统中的两个数字0和1是一个开关量&＃xff0c;常称为比特。数字系统中&＃xff0c;这两种状态的组合称之为码&＃xff0c;可用来表示数字、字母、符号以及其他类型的信息。

用来表示数字1和0的电平成为逻辑电平&＃xff0c;用来描述开关量。

TTL型数字电路&＃xff0c;H值范围2-5V代表逻辑1&＃xff0c;L值范围0-0.8V代表逻辑0.0.8-2之间是不被利用的。

CMOS型数字电路的H值范围为2-2.3V。

1.1.3 数字波形

数字波形由逻辑高电平H或低电平L及其维持时间形成的脉冲序列所组成&＃xff0c;反映了数字电路工作中开关量的动态变化。

理想状态下脉冲波形上升沿和下降沿为直上直下。

非理想状态下&＃xff0c;由于信号在电路中的延迟&＃xff0c;上升沿和下降沿并非直上直下。定义从基准线到高电平的电压值为脉冲幅度&＃xff0c;从脉冲幅度的10%到90%的时间为上升时间&＃xff0c;从脉冲幅度的90%到10%的时间为下降时间&＃xff0c;上升沿50%到下降沿50%被称为脉冲宽度&＃xff0c;是脉冲持续时间的度量。以上三个参数反映了数字电路的工作速度。

数字系统中大多数波形是由脉冲组成的&＃xff0c;有时被称为脉冲连&＃xff0c;分为周期性波形和非周期性波形。

周期性波形中重要参数T、f、D。频宽比D&＃xff0c;也成为占空系数&＃xff0c;定义为脉冲宽度和脉冲周期T之比的百分数。

1.2 数制和码制

1.2.1 进位计数值

十进制、二进制、八进制和十六进制计数制。

1.2.2 进位计数制的相互转换

1.2.3 二进制编码

数字系统中信息有两类&＃xff0c;数码信息和代码信息。

数码信息以便于在数字系统中进行运算、存储和传输。

为表述字符一类被处理的信息&＃xff0c;也需要用一定位数的二进制数码来表述&＃xff0c;这个二进制码被称为代码。

代码是不同信息的代号&＃xff0c;不一定有数的含义。给每个信息指定一个具体的码字去代表他&＃xff0c;这一指定过程被称为编码。重用编码方式&＃xff1a;二级制编码、二-十进制秒码。

1. 二进制码

自然二进制码是最简单的一种&＃xff0c;结构形式与二进制数完全相同。每位代码都有固定权值&＃xff0c;被称为有权码。

循环二进制码&＃xff0c;简称循环码&＃xff0c;特性是任何相邻的两个码字中&＃xff0c;仅有一位代码不同&＃xff0c;其他位代码则相同。又被称为单位距离码。循环码是无权码。

2. 二-十进制码&＃xff08;BCD码&＃xff09;

为使数字系统能够传递、处理十进制数&＃xff0c;必须把十进制的各个数码用二进制代码的形式表示出来&＃xff0c;便是用二进制代码对十进制数进行编码&＃xff0c;简称BCD码。

1. 8421码&＃xff08;有权码&＃xff09; 有利于简化输入输出过程中从字符到BCD或从BCD到字符的转换操作。

2. 余3码(无权码) 执行十进制数相加时&＃xff0c;能正确产生进位信号&＃xff0c;给减法的运算带来了方便。

3. 格雷码&＃xff08;无权码&＃xff09; 从某一个编码到下一个相邻编码时&＃xff0c;只有一位的状态发生变化&＃xff0c;有利于得到更好的编码波形。是一种循环码。

1.3 逻辑函数及其描述工具

1.3.1 逻辑函数的基本概念

数字电路又称逻辑电路。

设输入逻辑变量为A&＃xff0c;B&＃xff0c;C&＃xff0c;···&＃xff0c;输出逻辑变量为F&＃xff0c;当A&＃xff0c;B&＃xff0c;C&＃xff0c;···的取值确定后&＃xff0c;F的值就被唯一的确定下来&＃xff0c;称F为A&＃xff0c;B&＃xff0c;C&＃xff0c;···的逻辑函数&＃xff0c;记为

​ F&＃61;f&＃xff08;A&＃xff0c;B&＃xff0c;C&＃xff0c;···&＃xff09;

逻辑变量和逻辑函数的取值只能是1或者0.

1.3.2 逻辑函数的描述工具

1. 布尔代数法
2. 真值表法
3. 逻辑图法
4. 卡诺图法&＃xff08;简化逻辑表达式&＃xff09;
5. 波形图法
6. 硬件描述语言法&＃xff08;VHDL&＃xff09;

1.3.3 基本逻辑运算

与、或、非、与非、或非、异或、同或。

1.3.4 正逻辑、负逻辑、三态门

门电路的输入、输出电压的高电平赋值为逻辑1&＃xff0c;低电平赋值为逻辑0&＃xff0c;这种关系为正逻辑关系&＃xff0c;反之为负逻辑关系。

三态门&＃xff0c;输出有逻辑1、逻辑0和高抗阻三种状态、使能端有效时输出状态取决于输入状态使能端无效时输出端呈现高抗阻状态。

1.4 布尔代数

1.4.1 布尔代数的基本定律

1.4.2 运算的基本规则

1. 带入规则
2. 反演规则
3. 对偶规则

1.4.3 简化逻辑函数

化为最简的与或表达式。

1.5 卡诺图

可以简便的得到最简的逻辑表达式。

1.5.1 结构与特点

1. 逻辑函数的最小项表达式

2. 卡诺图的结构

卡诺图是逻辑函数的一种图形表示。

3. 卡诺图上的有用组合

任何一对相邻最小项可以组合为比原来最小项本身少一个变量的单项。

几何相邻的两个最小项也是逻辑相邻的。

第一&＃xff0c;卡诺图上读成一个组合的方格数必须是2的幂数

第二&＃xff0c;不可能组成几何相邻但逻辑上不相邻的最小项对。要合并的对应方格必须构成矩形或者正方形。

1.5.2 用卡诺图简化逻辑函数

1. 规则和步骤

规则

1. 当某个组合所选的方格&＃xff08;最小项&＃xff09;必须使每个方格至少被包含一次
2. 应当使各个组合包含尽可能多的方格
3. 所有的方格包含尽可能少的不同组合中

步骤

1. 将逻辑函数表示在卡诺图上
2. 识别围圈8方格的组合&＃xff0c;如果不能进行&＃xff08;3&＃xff09;
3. 识别围圈4方格的组合&＃xff0c;如果不能进行&＃xff08;4&＃xff09;
4. 识别围圈2方格的组合
5. 将不能与任何其他方格组合的一个方格单独围圈
6. 将各围圈组成的与项进行相加

&＃xff08;2&＃xff09;-&＃xff08;5&＃xff09;可以颠倒次序

2. 逻辑函数未用最小项表示的化简

首先要把这个函数表示为最小项之和

3. 具有无关项的化简

无关项、任意项取值可以根据函数尽可能的化简而定。

1.6 数字集成电路

1.6.1 制造技术类型

数字电路实现的逻辑功能&＃xff0c;都是以集成电路&＃xff08;IC&＃xff09;形式体现的&＃xff0c;具有体积小、可靠性高、功耗低、集成度高等特点。

按制造集成电路的工艺技术来说&＃xff0c;为CMOS电路和TTL电路。CMOS已成为主导技术&＃xff0c;有可能取代TTL。前者功耗低&＃xff0c;集成度高&＃xff0c;后者速度快&＃xff0c;集成度不如CMOS。

1. COMS系列

金属氧化物半导体晶体管作为开关元件的门电路叫做MOS电路&＃xff0c;有三种&＃xff0c;为使用P沟道管的PMOS电路&＃xff0c;使用N沟通道的NMOS电路。同时使用PMOS管和NMOS管的CMOS电路具有良好的性能。

CMOS分为&＃43;5V和&＃43;3.3V。采用&＃43;3.3V电源是对5V电源的改进是因为减少功耗。

2. TTL系列

晶体管-晶体管逻辑电路工艺&＃xff0c;优点是不想CMOS那样对静电放电非常敏感。

1.6.2 集成电路的封装类型

插孔装配、平面装配

1.6.3 集成电路的规模类型

SSI,MSI,LSI,YLSI,ULII

1.6.4 集成电路的使用特性

1. 负载能力

一个逻辑门的输出端所能链接的下一级逻辑门输入端的节点数目&＃xff0c;称为扇出系数&＃xff0c;也称负载能力。

2. 延迟特性

定义输入波形前沿的50%到输出波形前沿的50%之间的时间间隔称为前沿延迟&＃xff0c;前沿延迟与后沿延迟的平均数称为平均传输延迟时间&＃xff0c;简称平均时延。

3. 功耗特性

当输出端空载&＃xff0c;门电路输出低电平时电路的功耗称为空载导通功率。输出端为高电平时&＃xff0c;称为空载截至功耗。

空耗功耗还和工作频率有关&＃xff0c;频率越高&＃xff0c;空载功耗越大

4. 空脚处理

为保证TTL或CMOS电路工作的可靠性&＃xff0c;未使用的输入端引脚应当接在一个固定的逻辑电平&＃xff08;高或低&＃xff09;。对于与门/与非门&＃xff0c;未使用的空脚应当接在电源电压&＃43;V&＃xff08;TTL通过1KΩ电阻&＃xff09;。对或门/或非门&＃xff0c;未使用的空脚应当接地。