昨天分享了高速数字电路设计的基本概念和常见高速电路及特点(若需回顾,请戳下方链接)。今天来看看高速数字电路的接口信号匹配与对接。
这是一个连接:
高速数字电路设计通关五部曲(一)
基本概念+常见高速电路及特点
高速信号的匹配和对接的基本需求对于高速信号的匹配和对接,从电气来考虑的话,主要考虑两个方面的问题:
1、AC信号的摆幅和回路
2、DC电平的幅度和回路
如果从实际设计的方便和合理的角度来考虑的话,要把握几个基本原则:
1、容易布板
2、功耗最小
3、匹配方式最简单(阻容个数最少)
一般情况下,如果是同一种电平信号的对接,基本上都是采用直流耦合方式对接就可以了。
但是对于不同信号电平之间的对接来说,AC的幅度和DC的幅度不一定能够完全对应得上,所以必须考虑好AC和DC的幅度。
在这种情况下,采用交流耦合的方式比较常见,当然也可以直流耦合(一般情况下要用电阻分压等方式来实现AC和DC的幅度相匹配)。
参数 | RS-422 | PECL | LVDS |
差分驱动输出电压 | ±2.5V | ±500~1000mV | ±250~450mV |
接收器输入阈值 | ±100mV | ±200~300mV | ±100mV |
数据速率 | <30Mbps | >400Mbps | >400Mbps |
参数(以DS90C031/2为例) | RS-422 | PECL | LVDS |
电源电流四路驱动器(无负载&#xff0c;静态) | 60mA | 32~65mA(Max) | 3.0mA |
传输延迟驱动器 | 11ns(Max) | 4.5ns(Max) | 3.0ns(Max) |
传输延迟接收器 | 30ns(Max) | 7.0ns(Max) | 5.0ns(Max) |
电源电流四路接收器(无负载&#xff0c;静态) | 23mA(Max) | 40mA(Max) | 10mA(Max) |
畸变(驱动器或接收器) | N/A | 500ps | 400ps |
方式一&#xff1a;
图 1
图 1 的匹配方式是 PECL电路的基本匹配模型&#xff0c;其中&#xff1a;2 个 50 欧姆的作用&#xff0c;既是交流匹配的电阻&#xff0c; 所以应该在离输入端很近的地方&#xff0c;同时充当直流回路的偏置电阻。
由于是同一种电平对接&#xff0c; AC摆幅和DC电平当然没有问题(符合下表)&#xff1a;
缺点&#xff1a;
1、只有二个匹配电阻&#xff0c; 电阻个数最少&#xff0c; 但是二个电阻都必须靠输入端比较近的地方放置&#xff0c; PCB布板可能有点困难。
2、最大的缺点就是需要 VCC-2V的电源&#xff0c;如果这种电路的路数很多&#xff0c;为此提供 VCC-2V还是可以的&#xff0c;如果路数不多&#xff0c;那么就不值得了。
经过演化变化成图2。
方式二&#xff1a;
图2
图2 是从图1 演化而来&#xff0c;R1&#61;130&#xff0c;R2&#61;82( 3v3)&#xff1b;R1&#61;82&#xff0c;R2&#61;130( 5v)。其中 R1//R2 既充当交流匹配电阻( 50 欧姆)&#xff0c;也充当直流偏置电阻。
缺点&#xff1a;
1、4个电阻都必须放在离输入端很近的地方&#xff0c;对 PCB布板造成困难。
2、匹配电阻功耗比较大&#xff0c; 如果路数很多的话&#xff0c; 对单板的功耗来说是一个比较大的问题(静态电阻很小) 。
在实际的布板过程中&#xff0c;我们并不提倡使用这种电路 。
方式三&#xff1a;
图3
图3 是一种资料上很少提&#xff0c;但是却很有用的电路方式&#xff0c;其中 R1&#61;140~200 欧姆( 3v3)&#xff0c; R1&#61;270~330欧姆( 5V)&#xff0c; R2&#61;100 欧姆。R1为输出门提供偏置电流&#xff0c; R2 为交流信号提供匹配。输入门的直流电平直接利用输出门的直流电平&#xff0c;并不需要外来的上下拉电阻来提供。
优点&#xff1a;
1、电阻个数很少&#xff0c;只有 3 个。
2、只有 R2一个电阻必须放在离输入门比较近的地方&#xff0c; R1放置的地方可以比较随便&#xff0c;只要不引入过长的线头(过长的线头会导致反射)就可以了。
3、PCB布板比较容易处理。
这种电路的功耗比图2小得多&#xff0c;是一个优选电路 。
bLVPECL&PECL对于 LVPECL和 PECL来说&#xff0c;虽然 AC 的摆幅相同( 800mV)&#xff0c;但是直流电平不一样&#xff0c;所以无法之间用 DC耦合对接起来。在这种情况下&#xff0c;我们可以考虑用 AC耦合方式来处理。
方式一&#xff1a;
图4
其中&#xff1a;R1&#61;140~200 欧姆 属于直流偏置电阻&#xff0c;C1为耦合电容&#xff0c; 可以放在线上的任何一个地方&#xff0c; 不一定在源端&#xff0c; 也不一定要在末端。R2&#61;100 欧姆 属于交流匹配电阻&#xff0c;一定要放在末端。
R3、 R4 为 K 级别的电阻&#xff0c; 必须满足R4/(R3&#43;R4)&#61;(VCC-1.3V)/VCC的比值就可以了。R3/R4 是为输入端提供直流电平&#xff0c;所以对 PCB上的位置没有特殊要求&#xff0c;只需要不引入长线头就可以了。
优点&#xff1a;
1、对于交流耦合来说&#xff0c;器阻容器件的个数算是比较少的了&#xff1b;
2、只对一个电阻的位置( R2)有要求&#xff0c;其他的没有要求&#xff1b;
3、功耗也比较小。
4、当 LVPECL输出没有交流信号的时候&#xff0c;那么输入端却可以依靠 100 欧姆的电阻&#xff0c;使得 P/N 维持一个电压差&#xff0c;从而保证输入端的稳定(恒为“ 0”或者“ 1”)。
大家可以联想到芯片 LOS信号的检测机制――看输入的信号是否为长“ 0”或者长“ 1”。为芯片的正确检测 LOS提供了保证。而图5 的匹配方式是无法解决这个问题的。该电路属于优选电路类型。这种方式可以推广到 LVPECL&LVDS&#xff1b;LVDS&LVPECL等电平的对接。
方式二&#xff1a;
图5
图5 电路是很多资料推荐使用的&#xff0c; 从原理上分析没有错&#xff0c; 但是从实用的角度来说并不是最佳方案。
缺点&#xff1a;
1、电路( a)种的 R2/R3 既做为交流匹配电阻&#xff0c;又做为输入直流电平&#xff0c;由于 R2/R3共 4 个电阻必须放在输入引脚附近&#xff0c;所以可能导致 PCB布板困难。同时功耗也比较大。
2、电路( b)应该说有比( a)比较大的改进&#xff0c;虽然从电阻的个数上来说还多了一个&#xff0c;但是 PCB布板容易&#xff0c;并且功耗比较小。其 R2/R3 阻值可以是 K 级别的。
此方案不提倡使用。
方式三&#xff1a;
图6
图6 从原理上来说也没有错&#xff0c;但是 R2/C1/R3/R4 等 7 个阻容必须放输入端很近&#xff0c;布局相当困难&#xff0c;对于 PCB 布局来说还不如方式一和方式二。
此方案不推荐使用 。
cLVPECL&LVDS对于 LVPECL输出&#xff0c; LVDS输入的信号来说&#xff0c; LVPECL的直流输出电平为 2V 左右&#xff0c;而 LVDS的直流输入可以为 0.2V~2.2V&#xff0c; 所以直流电平本身不是关键。
对于交流电平来说 LVPECL输出最大为 800mV&#xff0c;甚至超过 1V&#xff0c;而 LVDS的输入交流电平一般不能承受 800mV 的输入(具体还得看芯片资料的说明) &#xff0c;一般是认为最大在 400mV 左右。
所以如何把交流幅度调整到 LVDS能够接受的范围才是关键。
图 7
以上是 LVPECL到 LVDS的 DC和 AC二种耦合的示意图。具体的电阻值请参考其他资料&#xff0c;自行计算。
dLVPECL&CML对于 LVPECL输出 CML 输入的信号来说&#xff0c; LVPECL的输出交流摆幅比较大&#xff0c;可能会超过 CML 电平的最大输入摆幅&#xff0c;所以一般情况下应该加衰减&#xff0c;同时也要关注直流电平。同样&#xff0c;有 AC耦合和 DC耦合二种。
图 8
一般情况下&#xff0c; 二种不同直流电平的信号 (即输出信号的直流电平与输入需求的直流电平相差比较大) &#xff0c;提倡使用 AC 耦合 &#xff0c;这样输出的直流电平与输入的直流电平独立。
eCML&LVPECL对于 CML 输出&#xff0c; LVPECL输入来说&#xff0c;由于直流电平相差很大&#xff0c;所以一般采用交流耦合方式。
而 CML输出的交流幅度一般不会大于 LVPECL接收的交流幅度&#xff0c;所以交流方面只需要考虑匹配就可以了&#xff0c;不需要考虑幅度。有些资料提供的匹配电路图如下&#xff1a;
图 9
本人认为&#xff0c;图( a)( b)存在图5、图6 所描述的相同弊病&#xff0c;最好采用如图10 结构的电路 。同样&#xff0c;图( c)的 100 欧姆电阻放在电容后面对于 PCB布板来说更方便一些&#xff0c;从匹配的角度来说更好一些。
图10
fLVDS&LVDS应该说 LVDS之间的对接是最简单的对接了。
图 11
gCML&CML图 12
CML 电平一般情况下使用直流耦合就可以了。当然如果二个芯片的供电电源不同就必须用交流耦合了。因为此时二个芯片直接的直流电平不同&#xff0c; 不能直接对接。
hLVDS&CML&#xff1b;CML&LVDS一般情况下&#xff0c; 不会存在 LVDS与 CML 之间的对接&#xff0c; 因为 CML 电平一般用在高速信号&#xff0c;如 2.5G/10G 等场合。
而 LVDS一般很难用在那么高的速率。在这里要注意的是&#xff0c;输出交流幅度是否落在输入交流幅度之内
图13
----------整理自EDA365电子论坛
因为知识点较多
也为了大家更好的吸收和掌握
高速数字电路设计知识点
将分为几篇文章呈现给大家
如有问题可在文段后留言
未完待续
下期预告&#xff1a;信号反射与端接技术
——END——
我们来南京啦丨EDA365 电子硬件线下研讨会——南京站
EDA365微信交流群EDA365学习交流群免费开放啦&#xff01;如果您也想加入我们的大咖群&#xff0c;同老师、大神一起探讨学习&#xff0c;可以联系“课程顾问”申请入群(点击下方链接&#xff0c;可深入了解交流群)&#xff0c;或者在EDA365电子论坛(www.eda365.com)各大板块发帖、跟帖学习。
不是我吹&#xff0c;这里占了电子工程师的半壁江山
同时&#xff0c;EDA365公众号也会不定时的给大家整理一些实用干货技巧&#xff0c;如果你有想了解、或者想学习的知识点&#xff0c;可以随时给我们留言。
看更多精彩文章
请长按下方图片扫码关注
WWW.EDA365.COM
专注电子工程师的价值提升与体现
看都看完了&#xff0c;还不点这里试试