3.3SPI串行Flash配置模式

 SPI串行Flash配置模式 1&＃xff0e;SPI串行配置介绍

串行Flash的特点是占用管脚比较少&＃xff0c;作为系统的数据存贮非常合适&＃xff0c;一般都是采用串行外设接口(SPI 总线接口)。Flash 存贮器与EEPROM根本不同的特征就是EEPROM可以按字节进行数据的改写&＃xff0c;而Flash只能先擦除一个区间&＃xff0c;然后改写其内容。一般情况下&＃xff0c;这个擦除区间叫做扇区(Sector)&＃xff0c;也有部分厂家引入了页面(Page) 的概念。选择Flash产品时&＃xff0c;最小擦除区间是比较重要的指标。在写入Flash时&＃xff0c;如果写入的数据不能正好是一个最小擦除区间的尺寸&＃xff0c;就需要把整个区间的数据全部保存另外一个存贮空间&＃xff0c;擦除这个空间&＃xff0c;然后才能重新对这个区间改写。大多数Flash工艺更容易实现较大的擦除区间&＃xff0c;因此较小擦除区间的Flash 其价格一般会稍贵一些。此外&＃xff0c;SPI是标准的4线同步串行双向总线&＃xff0c;提供控制器和外设之间的串行通信数据链路&＃xff0c;广泛应用于嵌入式设备中。

赛灵思公司的新款FPGA都支持SPI接口。SPI总线通过4根信号线来完成主、从之间的通信&＃xff0c;典型的SPI系统中常包含一个主设备以及至少一个从设备&＃xff0c;在FPGA应用场合中&＃xff0c;FPGA芯片为主设备&＃xff0c;SPI 串行FLASH为从设备。4个SPI接口信号的名称和功能如表5-2所示。

表5-2 SPI接口信号列表

 

一个主芯片和一个从芯片的通信接口如图5-24所示。FPGA通过SCLK控制双方通信的时序&＃xff0c;在SS_n为低时&＃xff0c;FPGA通过MOSI 信号线将数据传送到FLASH&＃xff0c;在同一个时钟周期中&＃xff0c;FLASH通过SOMI将数据传输到FPGA芯片。无论主、从设备&＃xff0c;数据都是在时钟电平跳转时输出&＃xff0c;并在下一个相反的电平跳转沿&＃xff0c;送入另外一个芯片。

图5-24 SPI接口连接示意图

 

其中SCLK信号支持不同的速率&＃xff0c;一般常采用20MHz。通过SPI 接口中的CPOL和CPHA这两个比特定义了4种通信时序。其中&＃xff0c;CPOL信号定义了SCLK的空闲状态&＃xff0c;当CPOL为低时&＃xff0c;SCLK的低电平为空闲状态&＃xff0c;否则其空闲状态为高电平&＃xff1b;CPHA定义了数据有效的上升沿位置&＃xff0c;当其为低时&＃xff0c;数据在第1 个电平跳转沿有效&＃xff0c;否则数据在第2个电平跳转沿有效。其相应的时序逻辑如图5-25所示。

图5-27 CPHA为低时SPI的总线时序示意图

图5-28 CPHA为高时SPI的总线时序示意图

 

可以通过增加片选信号SS_n的位宽来支持多个从设备&＃xff0c;SS_n的位宽等于从设备的个数。对于某时刻被选中的从设备和主设备而言&＃xff0c;其读写时序逻辑和图5-29一样。

图5-29 多个从芯片的连接电路图

 

SPI串行FLASH作为一种新兴的高性能非易失性存储器&＃xff0c;其有效读写次数高达百万次&＃xff0c;不仅引脚数量少、封装小、容量大&＃xff0c;可以节约电路板空间&＃xff0c;还能够降低功耗和噪声。从功能上看&＃xff0c;可以用于代码存储以及大容量的数据和语音存储&＃xff0c;对于以读为主&＃xff0c;仅有少量擦写和写入时间的应用来说&＃xff0c;支持分区( 多页) 擦除和页写入的串行存储是最佳方案。

 

2&＃xff0e;SPI串行FLASH配置电路

SPI串行配置模式常用于已采用了SPI串行FLASH PROM的系统&＃xff0c;在上电时将配置数据加载到FPGA中&＃xff0c;这一过程只需向SPI串行发送一个4字节的指令&＃xff0c;其后串行FLASH中的数据就像PROM配置方式一样连续加载到FPGA中。一旦配置完成&＃xff0c;SPI中的额外存储空间还能用于其它应用目的。

1)SPI 配置电路

虽然SPI接口是标准的4线接口&＃xff0c;但不同的SPI FLASH PROM芯片采用了不同的指令协议。FPGA芯片通过变量选择信号VS[2:0] 来定义FPGA和SPI FLASH的通信方式、FPGA的读指令以及在有效接收数据前插入的冗余比特数。常用SPI FLASH与FPGA的有效操作配置如表5-3所示&＃xff0c;其余的VS[2:0] 配置留有它用。

                    表5-3 赛灵思芯片所支持的SPI FLASH存储器以及配置列表

从整体上看来&＃xff0c;控制SPI串行闪存比较容易&＃xff0c;只需要使用简单的指令就能完成读取、擦除、编程、写使能/禁止以及其它功能。所有的指令都是通过4 个SPI 引脚串行移位输入的。

图5-30 支持快读写的串行FLASH配置电路示意图

 

不同型号的FPGA芯片具有数目不同的从设备片选信号&＃xff0c;因此所挂的串行芯片数目也就不一样。例如&＃xff1a;Spartan-3E系列FPGA芯片只有1位SPI从设备片选信号&＃xff0c;因此只能外挂一片SPI串行FLASH芯片。在SPI串行FLASH配置模式下&＃xff0c;M[2:0]&＃61;3’b001。FPGA 上电后&＃xff0c;通过外部SPI 串行FLASH PROM完成配置&＃xff0c;配置时钟信号由FPGA芯片提供时钟信号&＃xff0c;支持两类业界常用的FLASH。

图5-30给出了Spartan3E系列FPGA支持0X0B快速读写指令的STMicro 25系列PROM的典型配置电路。其中的Flash芯片需要Flash编程器来加载配置数据&＃xff1b;单片的FPGA芯片构成了完整的JTAG链&＃xff0c;仅用来测试芯片状态&＃xff0c;以及支持JTAG在线调试模式&＃xff0c;与SPI配置模式没有关系。

从中可以看出&＃xff0c;SPI Flash容量大&＃xff0c;适合于大规模设计场合。但由于SPI配置需要专门的Flash编程器&＃xff0c;且操作起来比较麻烦&＃xff0c;不适合在产品研发阶段调试FPGA芯片&＃xff0c;因此一般还会添加JTAG链专门用于在线调试。

 

 

 

图5-31 Atmel SPI串行FLASH配置电路示意图

图5-31给出了Spartan3E系列FPGA支持SPI协议的Atmel公司“C”、“D”系列串行Flash芯片的典型配置电路。这两个系列的FLASH芯片可以工作在很低温度&＃xff0c;具有短的时钟建立时间。同样&＃xff0c;单片的FPGA芯片构成了完整的JTAG链&＃xff0c;仅用来测试芯片状态&＃xff0c;以及支持JTAG在线调试模式&＃xff0c;与SPI 配置模式没有关系。

表5-3给出了SPI配置接口的连线说明&＃xff0c;每个SPI Flash PROM采用的名字略有不同&＃xff0c;SPI Flash PROM的写保护信号和保持控制信号在FPGA配置阶段是不用的。其中HOLD管脚在配置阶段必须为高&＃xff0c;为了编程Flash存储器&＃xff0c;写保护信号必须为高。

 

3、从串配置模式

在串行模式下&＃xff0c;需要微处理器或微控制器等外部主机通过同步串行接口将配置数据串行写入FPGA芯片&＃xff0c;其模式选择信号M[2:0]&＃61;3’b111。典型的Spartan 3E系列FPGA单片配置电路如图5.5.11所示。DIN输入管脚的串行配置数据需要在外部时钟CCLK 信号前有足够的建立时间。其中单片FPGA 芯片构成了完整的JTAG链&＃xff0c;仅用来测试芯片状态&＃xff0c;以及支持JTAG 在线调试模式&＃xff0c;与从串配置模式没有关系。外部主机通过下拉PROG_B启动配置并检测INIT_B 电平&＃xff0c;当INIT_B 为高时&＃xff0c;表明FPGA 做好准备&＃xff0c;开始接收数据。此时&＃xff0c;主机开始提供数据和时钟信号直到FPGA 配置完毕且DONE 管脚为高&＃xff0c;或者INIT_B 变低表明发生配置错误才停止。整个过程需要比配置文件大小更多的时钟周期&＃xff0c;这是由于部分时钟用于时序建立&＃xff0c;特别当FPGA 被配置为等待DCM锁存其时钟输入。

图5-32 FPGA从串配置电路示意图

 

此外&＃xff0c;从串配置模式也可配置多片FPGA芯片&＃xff0c;典型的两片Spartan 3E系列FPGA的从串配置电路如图5-33所示。所有芯片的CCLK信号都有主控设备提供&＃xff0c;靠近主控设备的FPGA要充当桥梁的作用&＃xff0c;将配置数据转发到第二个FPGA芯片。可以看到采用从串配置的好处主要在于节省电路板面积&＃xff0c;并使得系统具备更大的灵活性。

 

 

图5-33 多片FPGA从串模式配置电路